JPS6113937U - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6113937U JPS6113937U JP1984097505U JP9750584U JPS6113937U JP S6113937 U JPS6113937 U JP S6113937U JP 1984097505 U JP1984097505 U JP 1984097505U JP 9750584 U JP9750584 U JP 9750584U JP S6113937 U JPS6113937 U JP S6113937U
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor equipment
- semiconductor element
- circuit component
- semiconductor
- view
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/30—Die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/013—Manufacture or treatment of die-attach connectors
- H10W72/01308—Manufacture or treatment of die-attach connectors using permanent auxiliary members, e.g. using alignment marks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
- H10W72/07311—Treating the bonding area before connecting, e.g. by applying flux or cleaning
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5445—Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
第1図は、総合利得と接地インダクタンスとの関係を示
すグラフである。 第2図Aは従来のマイクロ波素子の平面図、同図Bはそ
の断面図である。 第3図Aは本考案の一実施例によるマイクロ波素子の平
面図、同図Bはその断面図である。 1,11・・・・・・ワイヤー、2.12・・・・・・
マイクロ波半導体素子、3,13・・・・・一容器基板
、4.14・・・・・・マイクロ波素子搭載用突起部、
5,15・・・・・・薄膜基板、6,16・・・・・・
内部リード、7,17・・・・・・内部リード、18・
・・・・・位置決め溝。
すグラフである。 第2図Aは従来のマイクロ波素子の平面図、同図Bはそ
の断面図である。 第3図Aは本考案の一実施例によるマイクロ波素子の平
面図、同図Bはその断面図である。 1,11・・・・・・ワイヤー、2.12・・・・・・
マイクロ波半導体素子、3,13・・・・・一容器基板
、4.14・・・・・・マイクロ波素子搭載用突起部、
5,15・・・・・・薄膜基板、6,16・・・・・・
内部リード、7,17・・・・・・内部リード、18・
・・・・・位置決め溝。
Claims (1)
- 半導体素子又は、半導体素子及び回路部品を搭載した半
導体装置において、前記半導体素子又は、回路部品を搭
載する面に位置決め用溝を設けたことを特徴とする半導
体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1984097505U JPS6113937U (ja) | 1984-06-28 | 1984-06-28 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1984097505U JPS6113937U (ja) | 1984-06-28 | 1984-06-28 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6113937U true JPS6113937U (ja) | 1986-01-27 |
Family
ID=30657061
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1984097505U Pending JPS6113937U (ja) | 1984-06-28 | 1984-06-28 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6113937U (ja) |
-
1984
- 1984-06-28 JP JP1984097505U patent/JPS6113937U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6113937U (ja) | 半導体装置 | |
| JPS6117751U (ja) | テ−プキヤリア半導体装置 | |
| JPS5920632U (ja) | 半導体装置 | |
| JPS587345U (ja) | 半導体装置 | |
| JPS6052656U (ja) | 回路基板 | |
| JPS614436U (ja) | 半導体装置用パツケ−ジ | |
| JPS5853175U (ja) | 混成集積回路装置 | |
| JPS5929048U (ja) | 半導体部品の放熱器取付構造 | |
| JPS5887355U (ja) | 半導体装置 | |
| JPS593544U (ja) | 半導体装置用パツケ−ジ | |
| JPS587338U (ja) | 半導体装置用グランドチツプ | |
| JPS6094836U (ja) | 半導体装置 | |
| JPS5996851U (ja) | 半導体装置 | |
| JPS587336U (ja) | 薄膜集積回路装置 | |
| JPS6142861U (ja) | 半導体装置 | |
| JPS5812942U (ja) | 薄膜集積回路装置 | |
| JPS6054331U (ja) | 半導体装置の実装基板 | |
| JPS6094835U (ja) | 半導体装置 | |
| JPS60190049U (ja) | 半導体装置 | |
| JPS59151449U (ja) | 半導体装置 | |
| JPS60116247U (ja) | Mmic取付け装置 | |
| JPS59119033U (ja) | 絶縁型半導体装置 | |
| JPS5883147U (ja) | 半導体装置 | |
| JPS59117143U (ja) | 半導体装置 | |
| JPS6035542U (ja) | 半導体装置 |