JPS6114543B2 - - Google Patents
Info
- Publication number
- JPS6114543B2 JPS6114543B2 JP56113371A JP11337181A JPS6114543B2 JP S6114543 B2 JPS6114543 B2 JP S6114543B2 JP 56113371 A JP56113371 A JP 56113371A JP 11337181 A JP11337181 A JP 11337181A JP S6114543 B2 JPS6114543 B2 JP S6114543B2
- Authority
- JP
- Japan
- Prior art keywords
- subchannel
- register
- data transmission
- interrupt
- ccu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Small-Scale Networks (AREA)
- Communication Control (AREA)
Description
【発明の詳細な説明】
この発明は共通のデータ伝送路に接続された複
数の計算機間データ伝送を効率よく行なうための
データ伝送制御装置に関するものである。
数の計算機間データ伝送を効率よく行なうための
データ伝送制御装置に関するものである。
従来例の一つとして、複数の計算機の各々がデ
ータ伝送路を使つて互に独立にデータ伝送するた
め、複数の伝送相手の計算機ごとに自己計算機内
蔵のサブチヤネルを固定する方式がある。この方
式では、例えば第１図に示すように自己計算機１
００と相手計算機２００との間では固定データ伝
送路３１によりサブチヤネル１０８−１Ｉと２０
８−２Ｏ，１０８−１Ｏと２０８−２Ｉ、また自
己計算機１００と相手計算機３００との間では固
定データ伝送路３１によりサブチヤネル１０８−
２Ｉと３０８−２Ｏ，１０８−２Ｏと３０８−２
Ｉとを固定的に接続しデータ伝送を行なうのであ
る。しかしながらこの方式では計算機相互のデー
タ伝送をすべて同時に行なわなくても、各計算機
は常に相手計算機すべてと同時にデータ伝送でき
る規模のサブチヤネルを必要とし、更に将来増設
の予定であればそのチヤネルだけ予め設備してお
かなければならず不経済であつた。
ータ伝送路を使つて互に独立にデータ伝送するた
め、複数の伝送相手の計算機ごとに自己計算機内
蔵のサブチヤネルを固定する方式がある。この方
式では、例えば第１図に示すように自己計算機１
００と相手計算機２００との間では固定データ伝
送路３１によりサブチヤネル１０８−１Ｉと２０
８−２Ｏ，１０８−１Ｏと２０８−２Ｉ、また自
己計算機１００と相手計算機３００との間では固
定データ伝送路３１によりサブチヤネル１０８−
２Ｉと３０８−２Ｏ，１０８−２Ｏと３０８−２
Ｉとを固定的に接続しデータ伝送を行なうのであ
る。しかしながらこの方式では計算機相互のデー
タ伝送をすべて同時に行なわなくても、各計算機
は常に相手計算機すべてと同時にデータ伝送でき
る規模のサブチヤネルを必要とし、更に将来増設
の予定であればそのチヤネルだけ予め設備してお
かなければならず不経済であつた。
また、別の従来例としては、第２図に示すよう
に自己計算機１００と相手計算機２００との間で
データ伝送するとき、中央処理ユニツトCPU１
０１はプログラムによつて自己内蔵サブチヤネル
の空きを探し、例えば１０８−１Ｉ，１０８−１
Ｏが空きであるとき相手計算機２００に伝送要求
を出すとCPU２０１は自己内蔵の２０８−１
Ｉ，２０８−１Ｏまたは２０８−２Ｉ，２０８−
２Ｏサブチヤネルの空きを探して確保し、以後両
計算機は相互に確保されたサブチヤネルを用いて
データ伝送する方式があるが、この方式では伝送
開始、終了に応じてサブチヤネル使用状態が頻繁
に変るので、CPUとしてはデータの受け渡しの
みならずサブチヤネルのサーチ、確保、開放処理
のため処理能力の一部を犠性にしなければなら
ず、データ伝送効率も低くなる欠点があつた。
に自己計算機１００と相手計算機２００との間で
データ伝送するとき、中央処理ユニツトCPU１
０１はプログラムによつて自己内蔵サブチヤネル
の空きを探し、例えば１０８−１Ｉ，１０８−１
Ｏが空きであるとき相手計算機２００に伝送要求
を出すとCPU２０１は自己内蔵の２０８−１
Ｉ，２０８−１Ｏまたは２０８−２Ｉ，２０８−
２Ｏサブチヤネルの空きを探して確保し、以後両
計算機は相互に確保されたサブチヤネルを用いて
データ伝送する方式があるが、この方式では伝送
開始、終了に応じてサブチヤネル使用状態が頻繁
に変るので、CPUとしてはデータの受け渡しの
みならずサブチヤネルのサーチ、確保、開放処理
のため処理能力の一部を犠性にしなければなら
ず、データ伝送効率も低くなる欠点があつた。
本発明は従来例の上記欠点を除去し、CPUの
占有率を軽減して効率のよい経済的なデータ伝送
を可能にする制御装置を提供するものである。次
に図を参照して本発明の実施例を詳細に詳明す
る。第３図は本発明によるデータ伝送システム構
成図で、説明を簡単にするため計算機２台につき
構成要素を示してあるが台数が更に多くても差支
えない。２台の計算機１００，２００が共通のデ
ータ伝送路３を介して結合されている。計算機１
００はデータバス１０６を内蔵し、これにCPU
１０１とデータ伝送制御装置１０２が接続され
る。データ伝送制御装置１０２を細分するとマイ
クロプロセツサμＰ１０３、リードオンリメモリ
ROM、ランダムアクセスメモリRAM、第一のわ
りこみレジスタ１０４、計算機間結合装置CCU
１０５、サブチヤネル制御レジスタ１１０、第一
の記憶装置１５０および第二の記憶装置１２０か
ら成る。第二の記憶装置１２０はサブチヤネル使
用状態記憶１３０とサブチヤネル制御情報記憶１
４０を、第一の記憶装置１５０は送受信時サブチ
ヤネル動作情報記憶１６０を含む。サブチヤネル
制御レジスタ１１０は第４図に示すように第二の
わりこみレジスタ１１１、第三、第四のレジスタ
１１２，１１３から成る。
占有率を軽減して効率のよい経済的なデータ伝送
を可能にする制御装置を提供するものである。次
に図を参照して本発明の実施例を詳細に詳明す
る。第３図は本発明によるデータ伝送システム構
成図で、説明を簡単にするため計算機２台につき
構成要素を示してあるが台数が更に多くても差支
えない。２台の計算機１００，２００が共通のデ
ータ伝送路３を介して結合されている。計算機１
００はデータバス１０６を内蔵し、これにCPU
１０１とデータ伝送制御装置１０２が接続され
る。データ伝送制御装置１０２を細分するとマイ
クロプロセツサμＰ１０３、リードオンリメモリ
ROM、ランダムアクセスメモリRAM、第一のわ
りこみレジスタ１０４、計算機間結合装置CCU
１０５、サブチヤネル制御レジスタ１１０、第一
の記憶装置１５０および第二の記憶装置１２０か
ら成る。第二の記憶装置１２０はサブチヤネル使
用状態記憶１３０とサブチヤネル制御情報記憶１
４０を、第一の記憶装置１５０は送受信時サブチ
ヤネル動作情報記憶１６０を含む。サブチヤネル
制御レジスタ１１０は第４図に示すように第二の
わりこみレジスタ１１１、第三、第四のレジスタ
１１２，１１３から成る。
サブチヤネルをｎチヤネル動作させるため、サ
ブチヤネル制御情報記憶１４０は第６図に示すよ
うにｎ組の１４０ｉ，〜１４６ｉ（１ｉｎな
る整数）を、第７図に示すように送受信時サブチ
ヤネル動作情報記憶１６０はｎ組の１６１ｉ，〜
１６４ｉ（ｉは前記と同じ）を含むが記憶装置を
使用するのでｎの拡張は容易に行なえる。ここで
サブチヤネル制御情報記憶中のデータ領域１４６
ｉ、送受信時サブチヤネル動作情報記憶中のデー
タ領域１６４ｉを除いては単一情報でよいが１４
６ｉ，１６４ｉはデータ格納のため十分な記憶容
量を必要とする。データ伝送制御装置１０２を構
成しているもののうち、CPU１０１からアクセ
スできるものは第一のわりこみレジスタ１０４、
サブチヤネル制御レジスタ１１０、第一の記憶装
置１５０であり、μＰ１０３からアクセスできる
ものはROM，RAM、第一のわりこみレジスタ１
０４，CCU１０５、サブチヤネル制御レジスタ
１１０、第二の記憶装置１２０、第一の記憶装置
１５０である。第一のわりこみレジスタ１０４へ
の書込みを行なつたときCPU１０１にわりこみ
を発し、サブチヤネル制御レジスタ１１０のうち
の第二のわりこみレジスタ１１１への書込みを行
なつたときμＰ１０３にわりこみを発する構造に
なつている。データバス１０６は記憶装置１２
０，１５０とCCU１０５相互間で１チヤネルの
DMAモードのデータ転送が可能である。データ
伝送制御装置１０２はCCU１０５を介して共通
データ伝送路３に接続される。CCUにはデータ
送受信用のバツフア１４１〜１４６を一組内蔵し
（図示せず）、相手計算機のCCU内蔵バツフアの
情報を自己のCCU内蔵バツフアに受けとり完了
したとき、“伝送（受入）完了”コードが第二の
わりこみレジスタ１１１に置数される構造を有す
る。
ブチヤネル制御情報記憶１４０は第６図に示すよ
うにｎ組の１４０ｉ，〜１４６ｉ（１ｉｎな
る整数）を、第７図に示すように送受信時サブチ
ヤネル動作情報記憶１６０はｎ組の１６１ｉ，〜
１６４ｉ（ｉは前記と同じ）を含むが記憶装置を
使用するのでｎの拡張は容易に行なえる。ここで
サブチヤネル制御情報記憶中のデータ領域１４６
ｉ、送受信時サブチヤネル動作情報記憶中のデー
タ領域１６４ｉを除いては単一情報でよいが１４
６ｉ，１６４ｉはデータ格納のため十分な記憶容
量を必要とする。データ伝送制御装置１０２を構
成しているもののうち、CPU１０１からアクセ
スできるものは第一のわりこみレジスタ１０４、
サブチヤネル制御レジスタ１１０、第一の記憶装
置１５０であり、μＰ１０３からアクセスできる
ものはROM，RAM、第一のわりこみレジスタ１
０４，CCU１０５、サブチヤネル制御レジスタ
１１０、第二の記憶装置１２０、第一の記憶装置
１５０である。第一のわりこみレジスタ１０４へ
の書込みを行なつたときCPU１０１にわりこみ
を発し、サブチヤネル制御レジスタ１１０のうち
の第二のわりこみレジスタ１１１への書込みを行
なつたときμＰ１０３にわりこみを発する構造に
なつている。データバス１０６は記憶装置１２
０，１５０とCCU１０５相互間で１チヤネルの
DMAモードのデータ転送が可能である。データ
伝送制御装置１０２はCCU１０５を介して共通
データ伝送路３に接続される。CCUにはデータ
送受信用のバツフア１４１〜１４６を一組内蔵し
（図示せず）、相手計算機のCCU内蔵バツフアの
情報を自己のCCU内蔵バツフアに受けとり完了
したとき、“伝送（受入）完了”コードが第二の
わりこみレジスタ１１１に置数される構造を有す
る。
以上の構成は２号計算機２００についても同様
である。
である。
次に計算機１００が自己の必要性から計算機２
００にデータを送信するときの処理手順と情報格
納の概略を第８図、第９−１，２，３，４図およ
び第４，〜７図を参照して説明する。第８図はデ
ータ伝送処理概略フローで、１号中央処理ユニツ
トCPU１０１、マイクロプロセツサμＰ１０
３、２号CPU２０１、マイクロプロセツサμＰ
２０３の遂行するタスクの流れを示し、図中T1
〜T12はタスク番号を示す。また第９−１，２，
３，４図はデータ伝送処理過程における情報記憶
の変化図である。さて、中央処理ユニツトCPU
１０１のタスクT1は第４図に示すようにまずサ
ブチヤネル制御レジスタの中の１１３に命令パラ
メータとして相手計算機識別番号（200）を、次
に第二のわりこみレジスタ１１１に命令コード
“送信サブチヤネル選定指令”を置数すると、こ
のときμＰ１０３にわりこみを発する。第８図で
は破線矢印が、また第９−１図のT1→T2への黒
矢印がこれを示す、以下同じ。このわりこみによ
りμＰ１０３はタスクT2を起動する。タスクT2
は第二のわりこみレジスタ１１１、サブチヤネル
制御レジスタの中の１１３を参照し（図で＊印は
参照を示す）、CPU１０１からの要求“送信サブ
チヤネル選定指令”と相手計算機知り、サブチヤ
ネル使用状態記憶１３０を使つて自己のサブチヤ
ネルのあきを調べる。これは第５図に示すように
語またはバイトを構成する各ビツトがサブチヤネ
ル一つ一つに対応しており、例えばあるサブチヤ
ネルに対応するビツトが“１”なら使用中、
“０”ならあきと定めれば、複数サブチヤネルか
らいずれか一つのあきサブチヤネルを選びだして
S1をきめ、更に１ｉｎなるすべての整数ｉに
つきサブチヤネル制御情報記憶の中の１４２ｉの
内容を調べる。ここには使用中のサブチヤネル番
号が格納されるが、あきならば負の値とか、その
他特殊な情報が格納されているので前記のサブチ
ヤネル制御情報記憶の中の１４２ｉにS1が格納さ
れていなければS1未使用と判断され、次にサブチ
ヤネル番号が書込まれていない制御情報記憶の中
の１４２ｉを一つ選び、こうして選んだことで定
まるｉについてサブチヤネル制御情報記憶の中の
１４１ｉに自己計算機識別番号（100）、制御情報
記憶の中の１４２ｉに自己サブチヤネルS1、制御
情報記憶の中の１４３ｉに相手計算機識別番号
（200）、制御情報記憶の中の１４５ｉに命令コー
ド“受信サブチヤネル選定指令”を書込み、サブ
チヤネル使用状態記憶１３０中のS1に対応するビ
ツトを“１”としCCU１０５に出力する。CCU
１０５に出力すると前述したCCU１０５の内蔵
バツフア１４１，〜１４６に制御情報記憶の中の
１４１ｉの内容が転送され、更に共通データ伝送
路３を介してCCU２０５内蔵バツフア２４１，
〜２４６に同じ順序で伝送される。この場合、１
号機のCCUバツフア１４３の内容に従つてハー
ドウエアで伝送相手CCUが確定する。そして伝
送が終ればコード“伝送（受入）完了”が２号機
の第二のわりこみレジスタ２１１に置数される。
２号機の第二のわりこみレジスタ２１１に情報を
書込むと２号マイクロプロセツサμＰ２０３にわ
りこみを発することは、１号機の第二のわりこみ
レジスタ１１１に情報を書込めば１号マイクロプ
ロセツサμＰ１０３にわりこみを発するのと同じ
で、このわりこみによりタスクT3を起動する
（第９−１図T2→T3への黒矢印）。タスクT3は２
号機のCCUバツフア２４１，〜２４６のうち２
４５の内容から命令コード“受信サブチヤネル選
定指令”を判読し、以下１号マイクロプロセツサ
μＰ１０３が行なつたと同様の手順に従い、サブ
チヤネル使用状態記憶２３０のあきビツトからい
ずれか一つのあきサブチヤネルを選びだしてS2を
きめ、１ｊｎなるすべての整数ｊにつきサブ
チヤネル制御情報記憶の中から２４２ｊを調べて
サブチヤネルS2が未使用であることを確かめ、サ
ブチヤネル番号が書込まれていない制御情報記憶
の中の２４２ｊを一つ選びこのｊにつき２号機
CCUバツフア２４１，〜２４６をサブチヤネル
制御情報記憶中の２４１ｊ，〜２４６ｊに転送
し、重ねて制御情報記憶中の２４４ｊにS2を格納
し、サブチヤネル使用状態記憶２３０中のS2対応
ビツトを“１”とする。ひきつづいて同じｊにつ
いてサブチヤネル制御情報記憶中の２４１ｊを送
受信時サブチヤネル動作情報記憶中の２６１ｊ
へ、おなじく２４２ｊを２６２ｊへ、２４４ｊを
２６３ｊとサブチヤネル制御レジスタ中の２１２
へ移し、且つ動作情報記憶の中の２６１ｊの番地
をサブチヤネル制御レジスタ中の２１３に置数し
て後、命令コード“受信準備指令”を２号機の第
一のわりこみレジスタ２０４に置数すると、この
ときCPU２０１にわりこみを発する（第９−１
図T3→T4への黒矢印）。このわりこみでCPU２０
１はタスクT4を起動する。タスクT4は２号機の
第一のわりこみレジスタ２０４の内容を参照して
μＰ２０３からの要求“受信準備指令”を判読
し、サブチヤネル制御レジスタ中の２１３の内容
によりパラメータ先頭番地として動作情報記憶中
２６１ｊの番地を知り、送受信時サブチヤネル動
作情報記憶中の２６１ｊ，〜２６３ｊの内容を参
照して動作情報記憶中の２６４ｊに受信データを
格納するに当つての準備を行なつておく。準備終
了後サブチヤネル制御レジスタ中の２１３にパラ
メータ先頭番地２６１ｊの番地を置数し（図で＊
印とパラメータ先頭番地とあるのは、始め参照し
データ処理を行なつて、後刻置数することを示
す）、２号機の第二のわりこみレジスタ２１１に
命令コード“受信準備完了”を置換するとμＰ２
０３にわりこみを発する（第９−２図T4→T5へ
の黒矢印）。このわりこみによりμＰ２０３はタ
スクT5を起動し、２号機の第二のわりこみレジ
スタ２１１の内容により命令コード“受信準備完
了”を、サブチヤネル制御レジスタの中の２１３
の内容によりパラメータ先頭番地２６１ｊの番地
を知るのでこのｊについてサブチヤネル制御情報
記憶の中の２４１ｊには自己計算機識別番号
（200）を、動作情報記憶中の２６３ｊを制御情報
記憶中の２４２ｊへ、同じ２６１ｊを２４３ｊ
へ、２６２ｊへ移し、更に制御情報記憶中の２４
５ｊにはコード“受信準備完了”を格納して
CCU２０５に出力する。これがCCU１０５の１
号CCU内蔵のバツフア１４１，〜１４６へ伝送
される迄の手順はCCU１０５からCCU２０５へ
の伝送手順と同じである。そして１号CCU内蔵
のバツフア１４１，〜１４６への伝送終了時に１
号機の第二のわりこみレジスタ１１１にコード
“伝送（受入）完了”を置数しμＰ１０３にわり
こみを発する（T5→T6の黒矢印）のでタスクT6
を起動する。タスクT6はCCU１０５の内蔵バツ
フア１４１，〜１４６の内容を参照し、相手計算
機識別番号（200）、相手サブチヤネルS2、自己計
算機識別番号（100）、自己サブチヤネルS1、命令
コード“受信準備完了”を参照し、CCU内蔵バ
ツフア１４１，１４２，１４３に一致する制御情
報記憶中の１４１ｉ，１４２ｉ，１４３ｉを探し
て（タスクT2で格納ずみ）、そのｉについて送受
信時サブチヤネル動作情報記憶の中の１６１ｉ，
〜１６３ｉを見出し１６１ｉの番地をサブチヤネ
ル制御レジスタ中の１１３に置数し、１号機の第
一のわりこみレジスタ１０４にサブチヤネル制御
情報記憶の中の１４５ｉの“受信準備完了”を移
すと、このときCPU１０１にわりこみを発する
（第９−２図T6→T7への黒矢印）。このわりこみ
によりCPU１０１はタスクT7を起動する。タス
クT7は１号機の第一のわりこみレジスタ１０４
の内容によりμＰ１０３からの要求“受信準備完
了”を、サブチヤネル制御レジスタ１１３の内容
によりパラメータ先頭番地１６１ｉの番地を知り
同じｉについて送受信時サブチヤネル動作情報記
憶の中の１６１ｉ，〜１６３ｉの内容を判読して
必要なデータ処理を行なつて後、伝送すべきデー
タを動作情報記憶中の１６４ｉに格納し、動作情
報記憶中の１６１ｉの番地をサブチヤネル制御レ
ジスタの中の１１３に、命令コード“データ送信
準備完了”を第二のわりこみレジスタ１１１に置
数するとμＰ１０３にわりこみを発する（第９−
３図T7→T8への黒矢印）。このわりこみによりμ
Ｐ１０３はタスクT8を起動する。タスクT8は第
二のわりこみレジスタ１１１の内容によりCPU
１０１からの要求“データ送信準備完了”を、サ
ブチヤネル制御レジスタの中の１１３の内容によ
りパラメータ先頭番地１６１ｉの番地を知り、同
じｉについて自己計算機識別番号（100）を１４
１ｉに、動作情報記憶中の１６１ｉ，１６２ｉ，
１６３ｉ，１６４ｉをそれぞれ制御情報記憶中の
１４３ｉ，１４４ｉ，１４２ｉ，１４６ｉに命令
コード“送信”を１４５ｉに格納してCCU１０
５に出力する。既に述べたようにこれは、CCU
２０５のバツフアに伝送され、伝送終了時に２号
機の第二のわりこみレジスタ２１１に“伝送（受
入）完了”を置数してμＰ２０３にわりこみを発
し、このわりこみによりタスクT9を起動し（T8
→T9黒矢印）、更に２号機CCUバツフア２４１，
〜２４６をサブチヤネル制御情報記憶の中の２４
１ｊ，〜２４６ｊに転送し、更に制御情報記憶中
の２４１ｊ，２４２ｊ，２４４ｊ，２４６ｊをそ
れぞれ動作情報記憶中の２６１ｊ，２６２ｊ，２
６３ｊ，２６３ｊに移し、更にそのうち２６１ｊ
の番地をサブチヤネル制御レジスタの中の２１３
に置数し、２号機の第一のわりこみレジスタ２０
４に命令コード“受信終了”を置数するとCPU
２０１にわりこみを発し（第９−３図T9→T10へ
の黒矢印）、このわりこみによりCPU２０１はタ
スクT10を起動する。タスクT10は２号機の第一
のわりこみレジスタ２０４の内容により要求“受
信終了”を、サブチヤネル制御レジスタの中の２
１３の内容によりパラメータ先頭番地２６１ｊの
番地を知るので動作情報記憶中の２６１ｊ，〜２
６３ｊと２６４ｊから相手計算機識別番号
（100）、相手サブチヤネルS1、自己サブチヤネル
S2、データを把握し、必要なデータ処理をを行な
つて後、サブチヤネル制御レジスタの中の２１３
にパラメータ先頭番地２６１ｊの番地、２号機第
二のわりこみレジスタ２１１に命令コード“処理
完了”を置数するとμＰ２０３にわりこみを発し
（第９−３図T10→Tn黒矢印）、このわりこみによ
りμＰ２０３はタスクT11を起動する。タスク
T11は２号機第二のわりこみレジスタ２１１のの
内容によりCPU２０１からの要求“処理完了”
を、サブチヤネル制御レジスタの中の２１３の内
容によりパラメータ先頭番地２６１ｊの番地を知
り、同じｊについて動作情報記憶中の２６１ｊ，
２６２ｊ，２６３ｊをそれぞれ制御情報記憶中の
２４３ｊ，２４４ｊ，２４２ｊに移し、制御情報
記憶中の２４１ｊに自己計算機識別番号を、２４
５ｊに命令コード“処理完了”を、２３０のS2対
応ビツトを“０”としてサブチヤネルS2を開放し
CCU２０５に出力するとCCU１０５に伝送さ
れ、伝送終了時に１号機の第二のわりこみレジス
タ１１１に“伝送（受入）完了”を置数すればμ
Ｐ１０３にわりこみを発し（T11→T12の黒矢
印）、このわりこみによりμＰ１０３はタスク
T12を起動する。タスクT12は１号機CCU内蔵バ
ツフア１４１，〜１４６により要求“処理完了”
を知り、CCU内蔵バツフア１４１，〜１４６を
サブチヤネル制御情報記憶の中の１４１ｉ，〜１
４６ｉに且つ１４１ｉ，１４２ｉ，１４４ｉをそ
れぞれ動作情報記憶中の１６１ｉ，１６２ｉ，１
６３ｉに移し、更に１６１ｉの番地をサブチヤネ
ル制御レジスタの中の１１３に置数してサブチヤ
ネル使用状態記憶１３０中の自己サブチヤネルS1
に対応するビツトを“０”としてサブチヤネルS1
を開放し、１号機の第一のわりこみレジスタ１０
４に命令コード“処理完了”を置数するとCPU
１０１にわりこみを発する（第９−４図T12→黒
矢印）。
００にデータを送信するときの処理手順と情報格
納の概略を第８図、第９−１，２，３，４図およ
び第４，〜７図を参照して説明する。第８図はデ
ータ伝送処理概略フローで、１号中央処理ユニツ
トCPU１０１、マイクロプロセツサμＰ１０
３、２号CPU２０１、マイクロプロセツサμＰ
２０３の遂行するタスクの流れを示し、図中T1
〜T12はタスク番号を示す。また第９−１，２，
３，４図はデータ伝送処理過程における情報記憶
の変化図である。さて、中央処理ユニツトCPU
１０１のタスクT1は第４図に示すようにまずサ
ブチヤネル制御レジスタの中の１１３に命令パラ
メータとして相手計算機識別番号（200）を、次
に第二のわりこみレジスタ１１１に命令コード
“送信サブチヤネル選定指令”を置数すると、こ
のときμＰ１０３にわりこみを発する。第８図で
は破線矢印が、また第９−１図のT1→T2への黒
矢印がこれを示す、以下同じ。このわりこみによ
りμＰ１０３はタスクT2を起動する。タスクT2
は第二のわりこみレジスタ１１１、サブチヤネル
制御レジスタの中の１１３を参照し（図で＊印は
参照を示す）、CPU１０１からの要求“送信サブ
チヤネル選定指令”と相手計算機知り、サブチヤ
ネル使用状態記憶１３０を使つて自己のサブチヤ
ネルのあきを調べる。これは第５図に示すように
語またはバイトを構成する各ビツトがサブチヤネ
ル一つ一つに対応しており、例えばあるサブチヤ
ネルに対応するビツトが“１”なら使用中、
“０”ならあきと定めれば、複数サブチヤネルか
らいずれか一つのあきサブチヤネルを選びだして
S1をきめ、更に１ｉｎなるすべての整数ｉに
つきサブチヤネル制御情報記憶の中の１４２ｉの
内容を調べる。ここには使用中のサブチヤネル番
号が格納されるが、あきならば負の値とか、その
他特殊な情報が格納されているので前記のサブチ
ヤネル制御情報記憶の中の１４２ｉにS1が格納さ
れていなければS1未使用と判断され、次にサブチ
ヤネル番号が書込まれていない制御情報記憶の中
の１４２ｉを一つ選び、こうして選んだことで定
まるｉについてサブチヤネル制御情報記憶の中の
１４１ｉに自己計算機識別番号（100）、制御情報
記憶の中の１４２ｉに自己サブチヤネルS1、制御
情報記憶の中の１４３ｉに相手計算機識別番号
（200）、制御情報記憶の中の１４５ｉに命令コー
ド“受信サブチヤネル選定指令”を書込み、サブ
チヤネル使用状態記憶１３０中のS1に対応するビ
ツトを“１”としCCU１０５に出力する。CCU
１０５に出力すると前述したCCU１０５の内蔵
バツフア１４１，〜１４６に制御情報記憶の中の
１４１ｉの内容が転送され、更に共通データ伝送
路３を介してCCU２０５内蔵バツフア２４１，
〜２４６に同じ順序で伝送される。この場合、１
号機のCCUバツフア１４３の内容に従つてハー
ドウエアで伝送相手CCUが確定する。そして伝
送が終ればコード“伝送（受入）完了”が２号機
の第二のわりこみレジスタ２１１に置数される。
２号機の第二のわりこみレジスタ２１１に情報を
書込むと２号マイクロプロセツサμＰ２０３にわ
りこみを発することは、１号機の第二のわりこみ
レジスタ１１１に情報を書込めば１号マイクロプ
ロセツサμＰ１０３にわりこみを発するのと同じ
で、このわりこみによりタスクT3を起動する
（第９−１図T2→T3への黒矢印）。タスクT3は２
号機のCCUバツフア２４１，〜２４６のうち２
４５の内容から命令コード“受信サブチヤネル選
定指令”を判読し、以下１号マイクロプロセツサ
μＰ１０３が行なつたと同様の手順に従い、サブ
チヤネル使用状態記憶２３０のあきビツトからい
ずれか一つのあきサブチヤネルを選びだしてS2を
きめ、１ｊｎなるすべての整数ｊにつきサブ
チヤネル制御情報記憶の中から２４２ｊを調べて
サブチヤネルS2が未使用であることを確かめ、サ
ブチヤネル番号が書込まれていない制御情報記憶
の中の２４２ｊを一つ選びこのｊにつき２号機
CCUバツフア２４１，〜２４６をサブチヤネル
制御情報記憶中の２４１ｊ，〜２４６ｊに転送
し、重ねて制御情報記憶中の２４４ｊにS2を格納
し、サブチヤネル使用状態記憶２３０中のS2対応
ビツトを“１”とする。ひきつづいて同じｊにつ
いてサブチヤネル制御情報記憶中の２４１ｊを送
受信時サブチヤネル動作情報記憶中の２６１ｊ
へ、おなじく２４２ｊを２６２ｊへ、２４４ｊを
２６３ｊとサブチヤネル制御レジスタ中の２１２
へ移し、且つ動作情報記憶の中の２６１ｊの番地
をサブチヤネル制御レジスタ中の２１３に置数し
て後、命令コード“受信準備指令”を２号機の第
一のわりこみレジスタ２０４に置数すると、この
ときCPU２０１にわりこみを発する（第９−１
図T3→T4への黒矢印）。このわりこみでCPU２０
１はタスクT4を起動する。タスクT4は２号機の
第一のわりこみレジスタ２０４の内容を参照して
μＰ２０３からの要求“受信準備指令”を判読
し、サブチヤネル制御レジスタ中の２１３の内容
によりパラメータ先頭番地として動作情報記憶中
２６１ｊの番地を知り、送受信時サブチヤネル動
作情報記憶中の２６１ｊ，〜２６３ｊの内容を参
照して動作情報記憶中の２６４ｊに受信データを
格納するに当つての準備を行なつておく。準備終
了後サブチヤネル制御レジスタ中の２１３にパラ
メータ先頭番地２６１ｊの番地を置数し（図で＊
印とパラメータ先頭番地とあるのは、始め参照し
データ処理を行なつて、後刻置数することを示
す）、２号機の第二のわりこみレジスタ２１１に
命令コード“受信準備完了”を置換するとμＰ２
０３にわりこみを発する（第９−２図T4→T5へ
の黒矢印）。このわりこみによりμＰ２０３はタ
スクT5を起動し、２号機の第二のわりこみレジ
スタ２１１の内容により命令コード“受信準備完
了”を、サブチヤネル制御レジスタの中の２１３
の内容によりパラメータ先頭番地２６１ｊの番地
を知るのでこのｊについてサブチヤネル制御情報
記憶の中の２４１ｊには自己計算機識別番号
（200）を、動作情報記憶中の２６３ｊを制御情報
記憶中の２４２ｊへ、同じ２６１ｊを２４３ｊ
へ、２６２ｊへ移し、更に制御情報記憶中の２４
５ｊにはコード“受信準備完了”を格納して
CCU２０５に出力する。これがCCU１０５の１
号CCU内蔵のバツフア１４１，〜１４６へ伝送
される迄の手順はCCU１０５からCCU２０５へ
の伝送手順と同じである。そして１号CCU内蔵
のバツフア１４１，〜１４６への伝送終了時に１
号機の第二のわりこみレジスタ１１１にコード
“伝送（受入）完了”を置数しμＰ１０３にわり
こみを発する（T5→T6の黒矢印）のでタスクT6
を起動する。タスクT6はCCU１０５の内蔵バツ
フア１４１，〜１４６の内容を参照し、相手計算
機識別番号（200）、相手サブチヤネルS2、自己計
算機識別番号（100）、自己サブチヤネルS1、命令
コード“受信準備完了”を参照し、CCU内蔵バ
ツフア１４１，１４２，１４３に一致する制御情
報記憶中の１４１ｉ，１４２ｉ，１４３ｉを探し
て（タスクT2で格納ずみ）、そのｉについて送受
信時サブチヤネル動作情報記憶の中の１６１ｉ，
〜１６３ｉを見出し１６１ｉの番地をサブチヤネ
ル制御レジスタ中の１１３に置数し、１号機の第
一のわりこみレジスタ１０４にサブチヤネル制御
情報記憶の中の１４５ｉの“受信準備完了”を移
すと、このときCPU１０１にわりこみを発する
（第９−２図T6→T7への黒矢印）。このわりこみ
によりCPU１０１はタスクT7を起動する。タス
クT7は１号機の第一のわりこみレジスタ１０４
の内容によりμＰ１０３からの要求“受信準備完
了”を、サブチヤネル制御レジスタ１１３の内容
によりパラメータ先頭番地１６１ｉの番地を知り
同じｉについて送受信時サブチヤネル動作情報記
憶の中の１６１ｉ，〜１６３ｉの内容を判読して
必要なデータ処理を行なつて後、伝送すべきデー
タを動作情報記憶中の１６４ｉに格納し、動作情
報記憶中の１６１ｉの番地をサブチヤネル制御レ
ジスタの中の１１３に、命令コード“データ送信
準備完了”を第二のわりこみレジスタ１１１に置
数するとμＰ１０３にわりこみを発する（第９−
３図T7→T8への黒矢印）。このわりこみによりμ
Ｐ１０３はタスクT8を起動する。タスクT8は第
二のわりこみレジスタ１１１の内容によりCPU
１０１からの要求“データ送信準備完了”を、サ
ブチヤネル制御レジスタの中の１１３の内容によ
りパラメータ先頭番地１６１ｉの番地を知り、同
じｉについて自己計算機識別番号（100）を１４
１ｉに、動作情報記憶中の１６１ｉ，１６２ｉ，
１６３ｉ，１６４ｉをそれぞれ制御情報記憶中の
１４３ｉ，１４４ｉ，１４２ｉ，１４６ｉに命令
コード“送信”を１４５ｉに格納してCCU１０
５に出力する。既に述べたようにこれは、CCU
２０５のバツフアに伝送され、伝送終了時に２号
機の第二のわりこみレジスタ２１１に“伝送（受
入）完了”を置数してμＰ２０３にわりこみを発
し、このわりこみによりタスクT9を起動し（T8
→T9黒矢印）、更に２号機CCUバツフア２４１，
〜２４６をサブチヤネル制御情報記憶の中の２４
１ｊ，〜２４６ｊに転送し、更に制御情報記憶中
の２４１ｊ，２４２ｊ，２４４ｊ，２４６ｊをそ
れぞれ動作情報記憶中の２６１ｊ，２６２ｊ，２
６３ｊ，２６３ｊに移し、更にそのうち２６１ｊ
の番地をサブチヤネル制御レジスタの中の２１３
に置数し、２号機の第一のわりこみレジスタ２０
４に命令コード“受信終了”を置数するとCPU
２０１にわりこみを発し（第９−３図T9→T10へ
の黒矢印）、このわりこみによりCPU２０１はタ
スクT10を起動する。タスクT10は２号機の第一
のわりこみレジスタ２０４の内容により要求“受
信終了”を、サブチヤネル制御レジスタの中の２
１３の内容によりパラメータ先頭番地２６１ｊの
番地を知るので動作情報記憶中の２６１ｊ，〜２
６３ｊと２６４ｊから相手計算機識別番号
（100）、相手サブチヤネルS1、自己サブチヤネル
S2、データを把握し、必要なデータ処理をを行な
つて後、サブチヤネル制御レジスタの中の２１３
にパラメータ先頭番地２６１ｊの番地、２号機第
二のわりこみレジスタ２１１に命令コード“処理
完了”を置数するとμＰ２０３にわりこみを発し
（第９−３図T10→Tn黒矢印）、このわりこみによ
りμＰ２０３はタスクT11を起動する。タスク
T11は２号機第二のわりこみレジスタ２１１のの
内容によりCPU２０１からの要求“処理完了”
を、サブチヤネル制御レジスタの中の２１３の内
容によりパラメータ先頭番地２６１ｊの番地を知
り、同じｊについて動作情報記憶中の２６１ｊ，
２６２ｊ，２６３ｊをそれぞれ制御情報記憶中の
２４３ｊ，２４４ｊ，２４２ｊに移し、制御情報
記憶中の２４１ｊに自己計算機識別番号を、２４
５ｊに命令コード“処理完了”を、２３０のS2対
応ビツトを“０”としてサブチヤネルS2を開放し
CCU２０５に出力するとCCU１０５に伝送さ
れ、伝送終了時に１号機の第二のわりこみレジス
タ１１１に“伝送（受入）完了”を置数すればμ
Ｐ１０３にわりこみを発し（T11→T12の黒矢
印）、このわりこみによりμＰ１０３はタスク
T12を起動する。タスクT12は１号機CCU内蔵バ
ツフア１４１，〜１４６により要求“処理完了”
を知り、CCU内蔵バツフア１４１，〜１４６を
サブチヤネル制御情報記憶の中の１４１ｉ，〜１
４６ｉに且つ１４１ｉ，１４２ｉ，１４４ｉをそ
れぞれ動作情報記憶中の１６１ｉ，１６２ｉ，１
６３ｉに移し、更に１６１ｉの番地をサブチヤネ
ル制御レジスタの中の１１３に置数してサブチヤ
ネル使用状態記憶１３０中の自己サブチヤネルS1
に対応するビツトを“０”としてサブチヤネルS1
を開放し、１号機の第一のわりこみレジスタ１０
４に命令コード“処理完了”を置数するとCPU
１０１にわりこみを発する（第９−４図T12→黒
矢印）。
今まで述べてきた命令コード“伝送（受入）完
了”、“送信サブチヤネル選定指令”、“受信サブチ
ヤネル選定指令”、“受信準備指令”、“受信準備完
了”、“送信準備完了”、“受信終了”、“処理完了”
はすべて個別に定められたデイジタルコードであ
る。
了”、“送信サブチヤネル選定指令”、“受信サブチ
ヤネル選定指令”、“受信準備指令”、“受信準備完
了”、“送信準備完了”、“受信終了”、“処理完了”
はすべて個別に定められたデイジタルコードであ
る。
以上の手順で計算機１００が計算機２００にデ
ータ送信するが、この処理中、それぞれの計算機
におけるCPU１０１，CPU２０１を占有するタ
スクはT1，T7とT4，T10のみであり、その他のタ
スクはμＰ１０３，μＰ２０３が分担するので
CPUの負担は極めて少ない。計算機１００と２
００との間のその他のデータ授受においてもこの
ようにμＰが機能分担することとなる。
ータ送信するが、この処理中、それぞれの計算機
におけるCPU１０１，CPU２０１を占有するタ
スクはT1，T7とT4，T10のみであり、その他のタ
スクはμＰ１０３，μＰ２０３が分担するので
CPUの負担は極めて少ない。計算機１００と２
００との間のその他のデータ授受においてもこの
ようにμＰが機能分担することとなる。
本発明によれば複数の計算機間で行なうデータ
伝送の実行と管理をマイクロプロセツサに機能分
担させることによりCPUのプログラム処理能力
に負担をかけず、且つ無駄のない経済的なデータ
伝送制御装置を得ることができる。
伝送の実行と管理をマイクロプロセツサに機能分
担させることによりCPUのプログラム処理能力
に負担をかけず、且つ無駄のない経済的なデータ
伝送制御装置を得ることができる。
第１図、第２図は従来データ伝送システム構成
図、第３図は本発明によるデータ伝送システム構
成図、第４図はサブチヤネル制御レジスタの拡大
図、第５図はサブチヤネル使用状態記憶、第６図
はサブチヤネル制御情報記憶拡大図、第７図は送
受信時サブチヤネル動作情報記憶拡大図、第８図
はデータ伝送処理概略フロー、第９−１図、第９
−２図、第９−３図、第９−４図はデータ伝送処
理過程における情報記憶の変化図である。 １００，２００，３００……１号、２号、３号
計算機、１０１，２０１，３０１……１号、２
号、３号CPU、１０２，２０２……１号、２号
データ伝送制御装置、１０３，２０３……１号、
２号マイクロプロセツサ（μＰ）、１０４，２０
４……１号、２号第一わりこみレジスタ、１０
５，２０５……１号、２号計算機間結合装置
（CCU）、１０６，２０６……１号、２号計算機
内蔵データバス、１０８−１Ｉ，２０８−１Ｉ，
３０８−１Ｉ……１号、２号、３号計算機の
No.1入力サブチヤネル、１０８−１Ｏ，２０８
−１Ｏ，３０８−１Ｏ……１号、２号、３号計算
機のNo.1出力サブチヤネル、２Ｉ，２Ｏ……
No.2入力、出力サブチヤネル、３Ｉ，３Ｏ……
No.3入力、出力サブチヤネル、１１０，２１０
……１号、２号サブチヤネル制御レジスタ、１２
０，２２０……１号、２号第二の記憶装置、１３
０，２３０……１号、２号サブチヤネル使用状態
記憶、１４０，２４０……１号、２号サブチヤネ
ル制御情報記憶、１５０，２５０……１号、２号
第一の記憶装置、１６０，２６０……１号、２号
送受信時サブチヤネル動作情報記憶、T1，T7…
…１号CPU101タスク、T4，T10……２号CPU201
タスク、T2，T6，T8，T12……１号μP103タス
ク、T3，T5，T9，T11……２号μP203タスク。
図、第３図は本発明によるデータ伝送システム構
成図、第４図はサブチヤネル制御レジスタの拡大
図、第５図はサブチヤネル使用状態記憶、第６図
はサブチヤネル制御情報記憶拡大図、第７図は送
受信時サブチヤネル動作情報記憶拡大図、第８図
はデータ伝送処理概略フロー、第９−１図、第９
−２図、第９−３図、第９−４図はデータ伝送処
理過程における情報記憶の変化図である。 １００，２００，３００……１号、２号、３号
計算機、１０１，２０１，３０１……１号、２
号、３号CPU、１０２，２０２……１号、２号
データ伝送制御装置、１０３，２０３……１号、
２号マイクロプロセツサ（μＰ）、１０４，２０
４……１号、２号第一わりこみレジスタ、１０
５，２０５……１号、２号計算機間結合装置
（CCU）、１０６，２０６……１号、２号計算機
内蔵データバス、１０８−１Ｉ，２０８−１Ｉ，
３０８−１Ｉ……１号、２号、３号計算機の
No.1入力サブチヤネル、１０８−１Ｏ，２０８
−１Ｏ，３０８−１Ｏ……１号、２号、３号計算
機のNo.1出力サブチヤネル、２Ｉ，２Ｏ……
No.2入力、出力サブチヤネル、３Ｉ，３Ｏ……
No.3入力、出力サブチヤネル、１１０，２１０
……１号、２号サブチヤネル制御レジスタ、１２
０，２２０……１号、２号第二の記憶装置、１３
０，２３０……１号、２号サブチヤネル使用状態
記憶、１４０，２４０……１号、２号サブチヤネ
ル制御情報記憶、１５０，２５０……１号、２号
第一の記憶装置、１６０，２６０……１号、２号
送受信時サブチヤネル動作情報記憶、T1，T7…
…１号CPU101タスク、T4，T10……２号CPU201
タスク、T2，T6，T8，T12……１号μP103タス
ク、T3，T5，T9，T11……２号μP203タスク。
Claims (1)
- 【特許請求の範囲】 １ それぞれ内蔵するデータパスに接続された中
央処理装置CPUとデータ伝送制御装置とから成
る複数計算機間の共通データ伝送路に接続される
データ伝送制御装置において、 (イ) データ伝送制御装置は前記データパスに接続
されたマイクロプロセツサμＰと、リードオン
リーメモリROMと、ランダムアクセスメモリ
RAMと、第一のわりこみレジスタと、サブチ
ヤネル制御レジスタと、第一、第二の記憶装置
と計算機間結合装置CCUとから成り、該計算
機間結合装置CCUは前記共通データ伝送路に
も接続され、 (ロ) 第二のわりこみレジスタおよび第三、第四の
レジスタから成るサブチヤネル制御レジスタ
と、第一のわりこみレジスタと第一の記憶装置
とを中央処理装置CPUおよびマイクロプロセ
ツサμＰのいずれからもアクセスできるように
し、 (ハ) リードオンメモリROM、ランダムアクセス
メモリRAM、第二の記憶装置および計算機間
結合装置CCUはマイクロプロセツサμＰのみ
でアクセスできるようにし、 (ニ) 第一、第二の記憶装置、計算機間結合装置
CCU相互間のデータ転送はダイレクトメモリ
アクセスDMAモードで行なえるようにし、 (ホ) 第一のわりこみレジスタに情報を書込むと中
央処理装置CPUにわりこみを発し、第二のわ
りこみレジスタに情報を書込むとマイクロプロ
セツサμＰにわりこみを発するようにし、 (ヘ) 第一の記憶装置に送受信時サブチヤネル動作
情報記憶を格納し、 (ト) 第二の記憶装置にサブチヤネル使用状態記憶
を格納することを特徴とするデータ伝送制御装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56113371A JPS5816336A (ja) | 1981-07-20 | 1981-07-20 | デ−タ伝送制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56113371A JPS5816336A (ja) | 1981-07-20 | 1981-07-20 | デ−タ伝送制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5816336A JPS5816336A (ja) | 1983-01-31 |
| JPS6114543B2 true JPS6114543B2 (ja) | 1986-04-19 |
Family
ID=14610584
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56113371A Granted JPS5816336A (ja) | 1981-07-20 | 1981-07-20 | デ−タ伝送制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5816336A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014177359A (ja) | 2013-03-13 | 2014-09-25 | Ricoh Co Ltd | 複合酸化物、薄膜容量素子、液滴吐出ヘッド、複合酸化物の製造方法 |
-
1981
- 1981-07-20 JP JP56113371A patent/JPS5816336A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5816336A (ja) | 1983-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3687990B2 (ja) | メモリアクセス機構 | |
| US4320456A (en) | Control apparatus for virtual address translation unit | |
| JPS6114543B2 (ja) | ||
| US5860026A (en) | Information processing system for controlling operations of input/output devices of another clusters according to control instructions issued from a cluster | |
| JPS5948418B2 (ja) | 端末制御装置 | |
| CN113032301B (zh) | 存储控制器及其片上系统以及电子设备 | |
| JPS6022384B2 (ja) | バス変換方式 | |
| JPH11149455A (ja) | メモリディスク共有方法及びその実施装置 | |
| JP2536162B2 (ja) | デ―タ転送システム | |
| JPS6016661B2 (ja) | 主メモリ割付方式 | |
| JP2000244585A (ja) | バスインタフェース回路 | |
| JPH0528079A (ja) | 通信システムにおけるメモリ管理装置 | |
| KR100538219B1 (ko) | 호스트 컴퓨터의 메모리를 이용한 프린터의 가상 메모리관리방법 | |
| JPH05224843A (ja) | 印刷装置の制御方法 | |
| JP2971119B2 (ja) | 複数プロセッサシステムにおける高速データ転送方式 | |
| JPH0311142B2 (ja) | ||
| JPS5841527B2 (ja) | デ−タ・バッフア領域管理処理方式 | |
| US7610452B1 (en) | Data processing system wherein data is stored in a memory and an external storage in parallel | |
| JPH04127350A (ja) | マイクロコンピュータにおけるバッファ管理方式 | |
| JPH05342135A (ja) | ファイル装置 | |
| JPH10320345A (ja) | バスコントローラ | |
| JPH07334453A (ja) | メモリアクセスシステム | |
| JPH08241262A (ja) | 外部記憶拡張方式 | |
| JPS59223988A (ja) | 入出力デ−タ転送方式 | |
| JPS61125664A (ja) | ネツトワ−クシステムにおけるメモリ管理方式 |