JPS61145893A - 電子部品キャリヤ用基板の実装方法 - Google Patents
電子部品キャリヤ用基板の実装方法Info
- Publication number
- JPS61145893A JPS61145893A JP59269781A JP26978184A JPS61145893A JP S61145893 A JPS61145893 A JP S61145893A JP 59269781 A JP59269781 A JP 59269781A JP 26978184 A JP26978184 A JP 26978184A JP S61145893 A JPS61145893 A JP S61145893A
- Authority
- JP
- Japan
- Prior art keywords
- component carrier
- substrate
- soldering
- carrier
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、電子部品搭載用キャリヤに関する。
従来の技術
半導体チップを搭載した印刷配線キャリヤーとしては、
基板の上下すなわち、両面に電極を付して、上部を半導
体チップのダイ及びワイアポンディングによる接続用に
用い、基板の側面あるいはスルーホールによって下部の
はんだ付は電極に電気的に連絡する構造が一般的である
。
基板の上下すなわち、両面に電極を付して、上部を半導
体チップのダイ及びワイアポンディングによる接続用に
用い、基板の側面あるいはスルーホールによって下部の
はんだ付は電極に電気的に連絡する構造が一般的である
。
発明が解決しようとする問題点
従来の印刷配線キャリヤーには、次に述べる構造的問題
点がある。すなわち、下面の電極をはんだ付けするに当
って、前記キャリヤーを接続する印刷配線板の導体との
間が密着するために、はんだ付けをおこなう隙間がなく
、周囲を囲うようなはんだ付けを行なっていた。また、
はんだめ・つき、はんだクリームの印刷のようにはんだ
を前もってはんだ付は面に供給しておいても、印刷配線
キャリヤーの自重又は接続時の加圧のため、はんだがは
み出し、適切な厚さを保つ事ができないが、流出はんだ
による印刷導体間の短絡事故の原因となっていた。
点がある。すなわち、下面の電極をはんだ付けするに当
って、前記キャリヤーを接続する印刷配線板の導体との
間が密着するために、はんだ付けをおこなう隙間がなく
、周囲を囲うようなはんだ付けを行なっていた。また、
はんだめ・つき、はんだクリームの印刷のようにはんだ
を前もってはんだ付は面に供給しておいても、印刷配線
キャリヤーの自重又は接続時の加圧のため、はんだがは
み出し、適切な厚さを保つ事ができないが、流出はんだ
による印刷導体間の短絡事故の原因となっていた。
問題点を解決するだめの手段
本発明は、スルーホール接続孔の下面に、はんだ処理耐
熱性レジストによる微小突起を形成した電子部品キャリ
ヤ用基板である。
熱性レジストによる微小突起を形成した電子部品キャリ
ヤ用基板である。
作 用
電子部品キャリヤ用基板のスルーホール接続孔の下面に
、回礼を埋め、一部が周辺ランド部にまたがるような耐
熱性レジストによる微小突起を設けると、このキャリヤ
用基板を支持する印刷配線板の表面導体との間に適切な
ギャップを形成してはんだ接合（はんだペーストの印刷
でもディップソルダー液の侵入でもよい）部を形成する
のに好都合である。
、回礼を埋め、一部が周辺ランド部にまたがるような耐
熱性レジストによる微小突起を設けると、このキャリヤ
用基板を支持する印刷配線板の表面導体との間に適切な
ギャップを形成してはんだ接合（はんだペーストの印刷
でもディップソルダー液の侵入でもよい）部を形成する
のに好都合である。
実施例
本発明の実施例を第１図の断面図により詳しくのべる。
キャリヤ用基板１の両面に導体層２を有し、キャリヤ用
基板１を貫通する孔を埋めて、導電ペイント３によるス
ルーホール接続体によって、両面の導体層２を互いに接
続する。そして、導電ペイント３０表面は、必要に応じ
て、銀めっき層４を形成し、十分な導電性を確保する。
基板１を貫通する孔を埋めて、導電ペイント３によるス
ルーホール接続体によって、両面の導体層２を互いに接
続する。そして、導電ペイント３０表面は、必要に応じ
て、銀めっき層４を形成し、十分な導電性を確保する。
次に、基板１の表面側導体層２上に半導体チップ６を載
置し、ポンディングワイア６で接続する。
置し、ポンディングワイア６で接続する。
される。このとき、スルーホール接続孔の下面に、耐熱
性レジストによる微小突起１ｏを設けると、はんだ層９
の厚みを確保する間隙が得られる。
性レジストによる微小突起１ｏを設けると、はんだ層９
の厚みを確保する間隙が得られる。
微小突起１ｏの形成は、孔の下面にレジスト印刷後、熱
又は光硬化を行なう。第２図に下面各層の厚さの関係を
示す。キャリヤ下面のスルーホールランドの厚さＨ２に
スルーホールめっき又はスルーホール導電ペイントの厚
さＨ３に対して、絶縁性の樹脂厚さＨ４の印刷付加層が
得られる。こうして部品キャリヤー裏面の導体からの突
出高さとしてＨ２＋Ｈ３＋Ｈ４が厚さ７６μｍとして得
られる。本発明においては、このレジスト印刷が、部品
キャリヤ１のスルーホール孔の物理的閉鎖を兼用してい
るのが特徴であり、下面はんだ付けの際に生ずる。はん
だ粒、はんだ付は用フラックスの侵入を防ぐと共に、湿
気・水分の侵入も防いでいる。なお、はんだ接合後、外
囲樹脂１１で封止される。耐熱性レジストとしては、エ
ポキシ又はポリイミド樹脂の□熱硬化型のものもしくは
光硬化性を賦与したエポキシアクリレイトを用いる。特
に無溶剤型としたものが作業し易い、なお印刷は部品キ
ャリヤの底部電極面を上面として、下面の突出部を治具
によシ平面化し、金属マスクによる厚目の印刷を行なう
、こうしてスルーホール接続孔が閉鎖され、その下面ラ
ンド上に耐熱性レジスト層を追加した部品キャリヤを得
る部品キャリヤと印刷配線板とのはんだ接合は、はんだ
ディップでおこなう事ができる。勿論はんだペーストの
印刷とり７０ウソルダリングでおこなってもよく、実施
態様例によれば、導体層２と配線導体８との面同志のは
んだ付は層が厚さ７６〜１２６μに形成できる。
又は光硬化を行なう。第２図に下面各層の厚さの関係を
示す。キャリヤ下面のスルーホールランドの厚さＨ２に
スルーホールめっき又はスルーホール導電ペイントの厚
さＨ３に対して、絶縁性の樹脂厚さＨ４の印刷付加層が
得られる。こうして部品キャリヤー裏面の導体からの突
出高さとしてＨ２＋Ｈ３＋Ｈ４が厚さ７６μｍとして得
られる。本発明においては、このレジスト印刷が、部品
キャリヤ１のスルーホール孔の物理的閉鎖を兼用してい
るのが特徴であり、下面はんだ付けの際に生ずる。はん
だ粒、はんだ付は用フラックスの侵入を防ぐと共に、湿
気・水分の侵入も防いでいる。なお、はんだ接合後、外
囲樹脂１１で封止される。耐熱性レジストとしては、エ
ポキシ又はポリイミド樹脂の□熱硬化型のものもしくは
光硬化性を賦与したエポキシアクリレイトを用いる。特
に無溶剤型としたものが作業し易い、なお印刷は部品キ
ャリヤの底部電極面を上面として、下面の突出部を治具
によシ平面化し、金属マスクによる厚目の印刷を行なう
、こうしてスルーホール接続孔が閉鎖され、その下面ラ
ンド上に耐熱性レジスト層を追加した部品キャリヤを得
る部品キャリヤと印刷配線板とのはんだ接合は、はんだ
ディップでおこなう事ができる。勿論はんだペーストの
印刷とり７０ウソルダリングでおこなってもよく、実施
態様例によれば、導体層２と配線導体８との面同志のは
んだ付は層が厚さ７６〜１２６μに形成できる。
発明の効果
部品キャリヤの製造プロセスを増加することなく、キャ
リヤ下部に樹脂層によるスルーホール部の閉鎖形成をす
ることができ、従来問題であったはんだ付けを樹脂層の
脚を用いてキャリヤの下面導体と印刷配線板導体の平行
面間に、はんだ層を通常のディップ又はリフロウソルダ
リング工程で形成できる。
リヤ下部に樹脂層によるスルーホール部の閉鎖形成をす
ることができ、従来問題であったはんだ付けを樹脂層の
脚を用いてキャリヤの下面導体と印刷配線板導体の平行
面間に、はんだ層を通常のディップ又はリフロウソルダ
リング工程で形成できる。
第１図は本発明の実施例を示す断面図、第２図は同要部
断面図である。 １・・・・・・部品キャリヤ、２・・・・・・キャリヤ
ー面の導体、３・・・・・・導電ペイント、４・川・・
銀めっき層、６・・・・・・半導体チップ、６・・・・
・・ボンディングワイア、７・・・・・・印刷配線板、
８・・・・・・印刷配線板の上面導体、９・・・・・・
はんだ層、１０・・・・・・レジスト微小突起、１１・
・・・・・部品キャリヤの封じ樹脂。
断面図である。 １・・・・・・部品キャリヤ、２・・・・・・キャリヤ
ー面の導体、３・・・・・・導電ペイント、４・川・・
銀めっき層、６・・・・・・半導体チップ、６・・・・
・・ボンディングワイア、７・・・・・・印刷配線板、
８・・・・・・印刷配線板の上面導体、９・・・・・・
はんだ層、１０・・・・・・レジスト微小突起、１１・
・・・・・部品キャリヤの封じ樹脂。
Claims (1)
- スルーホール接続孔の下面に、はんだ処理耐熱性レジス
トによる微小突起を形成した電子部品キャリヤ用基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59269781A JPS61145893A (ja) | 1984-12-20 | 1984-12-20 | 電子部品キャリヤ用基板の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59269781A JPS61145893A (ja) | 1984-12-20 | 1984-12-20 | 電子部品キャリヤ用基板の実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61145893A true JPS61145893A (ja) | 1986-07-03 |
| JPH0482079B2 JPH0482079B2 (ja) | 1992-12-25 |
Family
ID=17477065
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59269781A Granted JPS61145893A (ja) | 1984-12-20 | 1984-12-20 | 電子部品キャリヤ用基板の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61145893A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7650688B2 (en) * | 2003-12-31 | 2010-01-26 | Chippac, Inc. | Bonding tool for mounting semiconductor chips |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4942624A (ja) * | 1972-08-23 | 1974-04-22 | ||
| JPS5779652A (en) * | 1980-11-05 | 1982-05-18 | Nec Corp | Resin-sealed semiconductor device |
| JPS57166095A (en) * | 1981-04-07 | 1982-10-13 | Sharp Kk | Circuit board and method of producing same |
| JPS58120662U (ja) * | 1982-02-12 | 1983-08-17 | 株式会社日立製作所 | チツプキヤリヤ− |
| JPS59182975U (ja) * | 1983-05-20 | 1984-12-06 | 松下電器産業株式会社 | 印刷配線板 |
-
1984
- 1984-12-20 JP JP59269781A patent/JPS61145893A/ja active Granted
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4942624A (ja) * | 1972-08-23 | 1974-04-22 | ||
| JPS5779652A (en) * | 1980-11-05 | 1982-05-18 | Nec Corp | Resin-sealed semiconductor device |
| JPS57166095A (en) * | 1981-04-07 | 1982-10-13 | Sharp Kk | Circuit board and method of producing same |
| JPS58120662U (ja) * | 1982-02-12 | 1983-08-17 | 株式会社日立製作所 | チツプキヤリヤ− |
| JPS59182975U (ja) * | 1983-05-20 | 1984-12-06 | 松下電器産業株式会社 | 印刷配線板 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7650688B2 (en) * | 2003-12-31 | 2010-01-26 | Chippac, Inc. | Bonding tool for mounting semiconductor chips |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0482079B2 (ja) | 1992-12-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2595909B2 (ja) | 半導体装置 | |
| JP3060896B2 (ja) | バンプ電極の構造 | |
| JP3695458B2 (ja) | 半導体装置、回路基板並びに電子機器 | |
| JP2870533B1 (ja) | 半導体装置およびその製造方法 | |
| JPS622587A (ja) | ハイパワ−用混成集積回路 | |
| JP2651608B2 (ja) | 電子部品搭載用基板 | |
| JP2926902B2 (ja) | プリント配線基板 | |
| JPH05211256A (ja) | 半導体装置 | |
| JPH0482079B2 (ja) | ||
| JP2756094B2 (ja) | バンプ電極およびバンプ電極を持った部品 | |
| JPH01225196A (ja) | 積層混成集積回路の製造方法 | |
| JP2779843B2 (ja) | 電子部品搭載用基板及び電子部品パッケージ | |
| JP2830221B2 (ja) | ハイブリッド集積回路のマウント構造 | |
| KR19990002341A (ko) | 이형칩부품 혼재실장용 인쇄회로기판 및 그 제조방법 | |
| JPH0491494A (ja) | スルーホールプリント配線基板の製造方法 | |
| JPH11135566A (ja) | 半導体ベアチップの封止方法、半導体集積回路装置、および半導体集積回路装置の製造方法 | |
| JP2842013B2 (ja) | 混成集積回路装置 | |
| JPS634690A (ja) | 厚膜混成集積回路基板 | |
| JP2024140933A (ja) | 樹脂パッケージモジュール及び樹脂パッケージモジュールの製造方法 | |
| JPS6272133A (ja) | チツプキヤリア | |
| JPH02252251A (ja) | フィルムキャリヤーテープ | |
| CN115497888A (zh) | 一种封装体及其制备方法 | |
| JPH0513011Y2 (ja) | ||
| JPH11243114A (ja) | 表面実装部品実装方式 | |
| JPH03269962A (ja) | 電気的接続部材の製造方法 |