JPS61154237A - 同期方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明は、ディジタル情報伝送における同期方式に関す
る。

背景技術 音声信号等のアナログ信号を例えば２進符号に変換して
送信若１〜くけ記録媒体へ記録しそれを受信若しくは再
生して復号化し、再び元のアナログ信号を得るＰＣＭ（
、ｆルスコード変調）システムにおけるディジタルデー
タは連続する複数のフレームで形成されており、複数チ
ャンネル分のデータを含む場合は時分割多重化がなされ
ることが多い。かかるディジタルデータの受信若しくは
再生の際１つのフレームにおける最初のデータの到来に
同期して復号化を開始しなければデータが別のチャンネ
ルに誤接続されて復号化して得られるアナログ信号が元
のアナログ信号とは異なったものとなる。従って、各フ
レームの先頭に複数のピントからなり所定のビット・ソ
ターンを有する同期信号が設けられ、この同期信号によ
ってフレーム同期がなされるのが通常である。

一方、ディジタルデータを高密度で号己録或いは伝送す
るために各種変調方式が提案されている。

これら各種変調方式、特に他の方式に比して高密度で記
録或いは伝送できる方式は、データ列を連続スるｍピノ
）毎のブロックに区分して各ブロックにおけるｍビット
の２進符号をｎビットの２進符号に変換する符号変換と
符号変換後に得られる２進符号列を基本的な変調方式で
あるＮ　ＲＺ　Ｉ　（Ｎｏ　ｎ　−Ｒ，ｅｔｕｒｎ　ｔ
ｏ　Ｚｅｒｏ　Ｔｎｖｅｒｓｅ　）或いはＮＲ，Ｚで変
調することとの組み合わせとして扱うことができる。

一般に、記録媒体に高密度で記録するための変調方式に
は次の各条件を満たすととが要求される。

（１）変調後に得られる記録媒体への書込み信号波形の
最小反転間隔（以下Ｔｍ１ｎと記す。）が長くかつ最大
反転間隔（以下Ｔｍａｘと記す。）が短いこと。Ｔｍ掘
が長いと隣接した反転の干渉が小さくなって高密度化が
可能となり、また、’Ｔ’ｍａｘが短いと自己同期が容
易となる。

（１１）記録媒体から再生された信号からの記録ビット
の検出に使うことのできる時間である検出窓幅（以下Ｔ
Ｗと記す。）が広いこと。磁気記録においては再生信号
波形のピーク検出によって記録ビットの検出がなされる
が、ＴＷはピーク位置のズレの許容値となるのでＴＷが
広い方が高密度記録に適する。捷だ、レーザ光による記
録再生装置ではＴＷが広いと検出位置のズレの許容範囲
が広くなると共に検出点での振幅が大きくなって雑音余
裕度が大きくなる。

０１Ｏ変調後に得られる記録媒体への書込み信号に直流
及び低周波成分が存在しないこと。直流及び低周波成分
を伝送できない伝送系を有する装置においてはこれらの
成分を含む信号の波形が歪むことになる。また、レーザ
光による記録再生装置ではこれらの成分がサー？系の信
頼性を低下させる。

逆に、これらの成分が存在しなければハイ・母スフィル
タによって低周波の雑音やドリフトを除去することが可
能となる。

従来提案されてきた変調方式で（１）の条件を満たすも
のとしてＭＰＭ　　（Ｍｏｄｉｆｉｅｄ　Ｆｒｅｑｔｂ
ｅｎｃｙづ≠千なされる。すなわち、例えば第１図（５
）に示す如き入力データビット系列における各ピッ）ｄ
。

が１つ前のピッ）ｄ−１の状態によって２ビットの２進
符号ａ。ｂｏに変換されて同図０に示す如き符号系列が
得られる。得られた符号系列がＮＲ，ＺＩによって変調
されて同図０に示す如き書込み信号Ｓ１が得られる。

ここで、以上の如くして得られた書込み信号における直
流成分を見積るために累積電荷を求めることとする。累
積電荷は、正の最小・ぐルス幅に対して＋１、負の最小
パルス幅に対して−１、その２倍の・ぐルス幅に対して
＋２というように電荷を仮定し、これを計数して得られ
る。この累積電荷の大小により直流成分の量を見積るこ
とができる。

今、第１図０に示した書込み信号において入力データ系
列゛旧１０″に対応する部分における高レベルの区間の
合計が１Ｔでありかつ低レベルの区間の合計が３Ｔとな
っているので累積電荷は−２となる。尚、Ｔはデータビ
ット転送速度の逆数（ビット周期）を示す。従って、入
力データ系列が°゛旧１０″の連続であるような場合に
は累積電荷は負の無限大になり得、直流成分が存在する
場合が生じることとなる。

尚、ＭＦＭ方式においては入力データビット系列を次の
５種類の系列に分類することができる。

（ａ）”　ＯＯ” （ｂ）　　”　０１・・・・・・１０”（連続する１の
個数：奇数）（Ｃ）　　”旧・・・・・・１０”（連続
する１の個数：偶数）＠）　　”］・・・・・・１″（
連続する１の個数：奇数）（ｅ）　　”１・・・・・・
１″（連続する１の個数：偶数）以上の５種類の系列の
うち（ｃ）の系列に対応する書込み信号のみに直流成分
が生じる。

そこで、書込み信号に直流成分が生じない変調方式とし
てＭ２（Ｍｏｔｉｉｆｉｅｄ、　Ｍｉｌｌｅｒ　）方式
等が提案されている。Ｍ２方式においては（ｃ）の系列
に対する符号変換に改良が加えられている。すなゎち、
とのＭ２方式においてはＭＴｉ’Ｍ方式とほぼ同様な変
換がなされるが、ピッ）　１１０１＋の後に偶数個のビ
ットｔｔｔｌｌが連続しかつそのピノ）　”０”　ｔで
の累積電荷が零でない場合は、最後のピノ）”１”には
非反転を対応させるような変換がなされる。例えば、第
２図（Ａ）に示す如き入カデータビソト系列における各
ビットは同図（ハ）に示す如く２ビットの２進符号に変
換される。得られた符号系列がＮＴＦＩによって変調さ
れて同図０に示す如き書込み信号Ｓ２が得られる。同図
（ｑから明らかな如＜Ｍ２方式においては書込み信号の
累積電荷が零となって直流成分は発生しない。但し、と
のＭ２方式においてはＴｍ、ａｘが３Ｔとなり、ＭＦＭ
におけるＴｍ、ａｘ（−２Ｔ）に比して長くなる。

かかるＭ２方式によってディジタルデータの記録再生成
いは伝送をなす際に直流成分が発生しないように同期信
号を付加して確実に同期がとれるようにすることが望ま
しい。

−タの記録再生成いは伝送をなす際に書き込み信号に直
流成分を生じさせるととなく確実に同期をとることがで
きる同期方式を提供することである。

本発明による同期方式は、２．５ビット幅に相当する同
期で反転する信号を同期信号として用いることを特徴と
している。

実　　施　　例 以下、本発明の実施例につき第３図乃至第５図を参照し
て詳細に説明する。

第３図は、本発明による同期方式に基づいて同期信号を
生成しつつ符号化を行なう符号器を示すブロック図であ
る。同図において、音声情報等の情報を含むデータビッ
ト系列における各ビットが所定の周期をもってバッファ
メモリ１のデータ入力端子に順次印加される。バッファ
メモリ１のアドレス信号及びモード制御信号は制御回路
２から出力されている。制御回路２にはバッファメモリ
１のデータ入力端子に印加されるデータビットに同期し
て発生するクロックＣ１がクロック発生回路３から供給
されている。制御回路２は、クロックＣ４に同期してバ
ッファメモリ１にデータが１ビットずつ順次書き込まれ
ると同時に書き込まれたデータが１ビットずつ順次読み
出されるようにアドレス信号及びモード制御信号を変化
させかつデータの読み出し開始時及び１フレ一ム分のデ
ータの読み出しの終了時に同期信号生成指令信号を発生
するように構成されている。

バッファメモリ１から読み出されたデータはマルチプレ
クサ４の一方の入力端子に】ビットずつ順次印加される
。マルチプレクサ４の他方の入力端子にはデータ発生器
５の出力が印加される。データ発生器５は、例えば指令
に応答して１・ぐイト分の所定データを１ピントずつ順
次出力するように構成されている。マルチプレクサ４の
データ切換制御入力端子には制御回路２から出力される
同期信号生成指令信号が印加される。マルチプレクサ４
から制御回路２の出力に応じてバッファメモリ１の出力
データ及びデータ発生器５の出力データのうちの一方が
選択的に出力される。このマルチプレクサ４の出力はＭ
２記録ビ′ット発生器６のデータ入力端子に印加される
。Ｍ２記録ビット発生器６のクロック入力端子にはクロ
ックＣ１が印加されている。Ｍ２記録ビット発生器６は
、例えば入カビノド系列における＋＋　Ｏ＃と°゛０″
の間の互いに隣接する°゛１″の数が偶数のときＩｔ　
Ｏ＋＋となる出力Ｐ（Ａ）を発生するＰ（Ａ）発生器と
、ＩＩ　１　ｊｌを囲む０″のうちの最初の０″′まで
の累積電荷が零のとき°′０″となる出力Ｐ（Ｂ）を発
生するＰ（Ｂ）発生器と、ＲＯＭ等からなりかつ下表の
如き変換表に基づいて符号変換を行なう変換器とで形成
されている。

とのＭ２記録ビット発生器６における変換器よりα。、
ｈｏの各ビットからなるデータが出力されて２ビットの
シフトレノスタフの並列入力端子に印加される。

／フトレノスタ７の並列セントクロック入力端子にはク
ロックＣ１が印加されかつこのシフトレジスタ７のシフ
トクロック入力端子にはクロックＣ１の凭の周期でクロ
ック発生回路３から出力されるクロックＣ２が印加され
ている。このシフトレジスタ７にはクロックＣ１によっ
てＭ２記録ビット発生器６における変換器の出力データ
が２ビット同時にセントされる。その後、このシフトレ
ジスタ７にセットされたデータを形成する各ビットａ。

、６ｏがクロックＣ２によって順次直列１１−内端子か
ら出力されてＡ、ＮＤ　（論理積）ケ゛−ト８の一方の
入力端子に供給される。ＡＮＤケ゛−ト８の他方の入力
端子にはケ゛−ト信号発生回路９の出力が供給されてい
る。

ケ゛−ト信号発生回路９は、例えば制御回路２から出力
される同期信号生成指令信号が出力されているときクロ
ックＣ２によって計数値が変化するカウンタを含み、と
のカウンタの計数値が所定値に等しくなったとき出力が
低レベルとなるように構成されている。

ＡＮＴ）ケ゛−ト８の出力は排他的論理和ケ゛−ト１０
の一方の入力端子に印加される。排他的論理和ケ゛−Ｉ
−ＩＯの出力はＤ形フリノゾフロソゾ１１のＤ入力端子
に印加される。Ｄ形フリノゾフロノゾ１１のクロック入
力端子にはクロックＣ２が印加されている。

このＤ形フリッゾフロノゾ１１のＱ出力は排他的論理和
ケ゛−ト１０の他方の入力端子に印加されている。

とれら排他的論理和ケ゛−ト１０及びＤ形フリソゾフロ
ｙプ１１によってＮＴ’（，７■変調器が形成されてお
り、Ｄ形フリンゾフロソｆ１１のＱ出力が書き込み信号
として出力される。

以上の構成において、制御回路２から同期信号発生指令
信号が出力されたときデータ発生器５より第４図Ｇ）に
示す如くデータ［ＱｌｌＪ］Ｉ−Ｔが最上位ビットから
１ビットずつ順次出力されるものとする。

そうすると　Ｍ２記録ビット発生器６から第４図０に示
す如きビット系列が２ビットずつ順次出力される。この
Ｍ２記録ビット発生器６の出力データは、シフトレジス
タ７によって１ビットずつ順次Ａ−ＮＵ）ケ９−ト８の
一方の入力端子に印加される。このシフトレジスタ７の
出力は、データビットに対応する第４図０に示す如き信
号と、クロックビットに対応する同図０に示す如き信号
とを合成して得られる信号となる。ここで、ケゝ−ト信
号発生器９においてカウンタの計数値が′７″′及びＩ
ｔｌａｌｌに等しくなったとき出力が低レベルとなって
第４図■に示す如くなるようにすれば、ＡＮＤゲート８
より［０８］Ｈに対応するＭ２記録ビット発生器６の出
力データにおける最上位ビットから７番目及び１３番目
のビットに対応するクロックビットをパ０″′にして得
られる第４図■に示す如きデータが１ビットずつ順次出
力される。このＡＮＤゲート８の出力データが排他的論
理和ゲート１０の一方の入力端子に印加されることによ
り第４図０に示す如く反転間隔が２．５Ｔの書き込み信
号が得られる。

この書き込み信号を同期信号として用いてディジタルデ
ータの記録再生成いは伝送を行ない、再生側或いは受信
側において同期信号におけるビットパターンを検出した
とき復号化を開始するようにすれば、誤りなく復号化を
行なうことができて元のアナログ信号とほぼ同一のアナ
ログ信号を得ることかできる。すなわち、反転間隔が２
．５Ｔの第４図０に示す如き書き込み信号はＭ２変変調
式におけるイレギーラ・母ターンに対応するものなので
、ドロップアウト等が発生しない限りデータと同期信号
とを誤認することがなく、確実に同期をとることができ
るのである。

尚、以上の説明においてはデータ発生器５より［０８］
Ｔ（が出力されかつｒ−ト信号発生器９においてカウン
タの計数値が°゛７″及び”１３”に等しくなったとき
出力が低レベルになるとしたが、データ発生器５よす第
５図（５）に示す如＜［２１，］Ｈが出力されかつダー
ト信号発生器９においてカウンタの計数値がＩＩ　９　
ＩＩ及び′１３”に等しくなったとき出力が低レベルと
なって第５図（ト）に示す如くなるようにしてもよい。

この場合、Ｍ２記録ビット発生器６から第５図（ハ）に
示す如きビット系列が２ビットずつ順次出力される。ま
た、シフトレ・シスタフの出力は、データビットに対応
する第５図０に示す如き信号と、クロックビットに対応
する第５図０に示す如き信号とを合成して得られる信号
となる。そして、Ａ、ＮＴ）外−ト８より第５図［Ｆ］
に示す如きデータが１ビットずつｊ］Ｐ次出力出力る。

このＡ、ＮＤケ゛−ト８の出力データが排他的論理和ケ
゛−ト１０の一方の入力端子に印加されることにより第
５図０に示す如く反転間隔が２．５Ｔの同期信号が得ら
れる。

発明の効果 以上詳述した如く本発明による同期方式は、２．５ビッ
ト幅に相当する周期で所定回数反転する信号を同期信号
として用いるので、同期信号区間における累積電荷を零
にして直流成分の発生を防止することができる。捷だ、
同期信号のビット・ぐターンがＭ２方式におけるイレギ
ーラ・やターンとなるので、同期信号とデータとの誤認
が生じることなく確実に同期をとることができることと
なる。寸だ、同期信号区間における反転間隔がＭ２方式
における最大反転間隔以下となるので、自己同期を困難
にすることはない。また、符号器にクロックビットを“
０″にするための回路を付加するのみで容易に同期信号
を生成することができることとなる。

【図面の簡単な説明】

第１図は、Ｍｌ”Ｍ方式における符号変換の一例を示す
図、第２図は　Ｍ２方式における符号変換の一例を示す
図、第３図は、本発明による方式に基づいて同期信号を
生成しつつ符号変換を行なう符号器を示す回路ブロック
図、第４図及び第５図は、第３図の装置の同期信号生成
時の各部の動作を示す図である。

Claims (2)

【特許請求の範囲】
1. （１）２進符号からなるデータ系列におけるビット値“
   ０”のビットをそのビットより１つ前のビットのビット
   値に応じて“００”及び“１０”のうちのいずれか一方
   のビットパターンを有する２ビットの２進符号に変換し
   かつ前記データ系列におけるビット値“１”のビットを
   そのビットより前のビット列の状態に応じて“０１”及
   び“００”のうちのいずれか一方のビットパターンを有
   する２ビットの２進符号に変換し、得られたデータ系列
   の“１”を反転に対応させかつ“０”を非反転に対応さ
   せて得られる信号によるデータ伝送時の同期方式であっ
   て、２．５ビット幅に相当する周期で所定回数反転する
   信号を同期信号として用いることを特徴とする同期方式
   。
2. （２）前記所定回路は、２であることを特徴とする特許
   請求の範囲第１項記載の同期方式。