JPS61160155A - タイマ制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 １亙且１ 本発明はタイマ制御方式に関し、特にマイクロコンピュ
ータシステムにおいて事象変化の時間経過をチェックす
るタイマの制御方式に関する。

良米且Ｉ マイクロコンピュータシステムでは、１つの事象に対し
てその時間経過をチェックするためにタイマを有してい
る。当該システムでは、同時に発生しつる事象が１つと
は限らず複数存在することがしばしばであるので、それ
ぞれの各事象に対して時間経過をチェックするには、各
事象の数に応じて必要数のタイマを準備する必要があり
、よってハードウェアの増加及びコスト増を招来するこ
とになる。

１＋とｌ煎 本発明は上記の如き従来のものの欠点を除去すべくなさ
れたものであり、その目的とするところは、１個のタイ
マのみで複数の入力事象に対する時間経過をチェックす
ることが可能なタイマ制御方式を提供することにある。

１豆二且１ 本発明によるタイマ制御方式は、外部指令により計測時
間がセットされてその計測時間の間時間計測をなすよう
に構成されたタイマの制御方式を対象としその特徴とす
るところは、複数の入力事象に対する夫々の事象処理時
間を予め記憶する処理時間記憶手段と、タイマの時間計
測値を監視する監視手段と、時間計測値及びタイマのセ
ット時間を一時格納自在なレジスタと、レジスタの格納
値を演算処理してこの演算処理結果と当該計測値とを比
較する演算比較手段とを設け、他の入力事象の外部から
の入力に応答して記憶手段からそれに対応する処理時間
をタイマヘセットして起動せしめ、このセットされた処
理時間内に他の入力事象の外部からの入力があったとき
に当該セット中の処理時間及びそれまでの計測時間をレ
ジスタに一時格納して、当該他の入力事象に対応する処
理時間をタイマヘセットして再起動せしめ、この再起動
中においてタイマの時間計測の終了の有無に応じてレジ
スタの格納内容及び監視手段の時間計測値を用いてこれ
等を所望演算処理しかつ比較処理し、この比較結果に応
じてタイマのセット及び起動制御をなすようにしたこと
を特徴とする。

１呈１ 以下、図面を用いて本発明の詳細な説明する。

第１図は本発明の実施例の概略ブロック図であり、１は
タイマであり、外部指令に応じて記憶手段４及びレジス
タ５に夫々格納されている記憶時間がセットされて起動
可能なように構成されており、このセット時間が経過す
ればタイマ動作は終了する。２はこのタイマ１の時間計
測値である経過時間を監視する監視手段であり、レジス
タ５及び演算比較手段３へ当該計測値を供給するように
なっている。

４は記憶手段であり、マイクロコンピュータシステムに
おいて発生し得る複数の入力事象夫々に対応する事象の
処理時間Ｔ１．Ｔ２．・・・・・・が予め記憶されてい
る。５はレジスタであり監視手段２の監視結果を一時格
納する。また、事象入力があったときにおいてタイマ１
が既に他の事象に対してセットされていればその時のセ
ット時間がこのレジスタ５へ一時退避格納されるもので
ある。３は演算比較手段であり、監視手段２の監視結果
の計測時間とレジスタ５に一時格納されている値とを用
いて所望の演算処理をなしまたこれ等の値の比較処理を
もなすようになっている。

６はコントローラであり、上記のタイマ、監視手段、演
算比較手段、記憶手段及びレジスタをそれぞれ制御する
ものである。そのために、事象入力端子ｌＮ−１，ｌＮ
−２及び事象出力端子０ＵＴ−１，０ＵＴ−２を有して
いる。

第２図乃至第５図は第１図のブロックにおける動作態様
の例を夫々示すタイミング図であり、第６図は上記第２
図乃至第５図の動作例をフロー化して示したチャートで
ある。

先ず、第２図に示す如く１つの事象が単独に発生して終
了した場合ｐ蓄述べるに、当該事象が発生して入力ｌＮ
−１にパルスが印加されると（ステップ１１）、このパ
ルスに応答して記憶手段４からこの事象に対応した処理
時間Ｔ１が読出されこれがタイマ１ヘセツトされると共
に起動され、同時に出力０υＴ−１が高レベルとなる（
ステップ１２）。

このセットされた処理時間内に他の事象が発生されない
で（ステップ１４）かつこの処理時間Ｔ１が経過すると
（ステップ１３）、タイマ１はタイマ動作を終了して出
力０υＴ−１を低レベルとする（ステップ１５）。尚、
出力の高レベル及び低レベルの制御はコントローラ６が
行うようになっているものとする。

第３図に示した第２の事象が単独に発生して終了した場
合も同様な手順で動作することは明白である。

次に第４図に示す如き場合についで述べるに、この場合
第６図のフローにおけるステップ１１か−２が高レベル
とされ、タイマーにセットされているＴ　及びそれまで
の経過時間ｔ１１がレジスタ５へ一時格納される。そし
て記憶手段４からこの他の事象に対応する処理時間Ｔ２
が読出されてタイマーへセットされ、同時に再起動され
ることになる（ステップ１６）。

このセット時間Ｔ２の経過中において、レジスタ５に一
時格納されている先のセット時間Ｔ１及びｔｌｌが演算
比較手段３へ導出されて、Ｔ１とｔｌｌ”　ｔ２１　（
ｔ２１はタイマーの経過時間を示す）との比較が行われ
る（ステップ１７．１８）。両者が等しくなると０ＵＴ
−１が低レベルとされ（ステップ１９）、次にタイマー
のセット時間Ｔ２とそれ以後のタイマ経過時間ｔ２１と
が比較されて（ステップ２０）両者が等しくなると０Ｕ
Ｔ−２が低レベルとなるのである（ステップ２１）。

第５図に示す如き場合には分岐ステップ１７において、
タイマセット時間Ｔ２経過が判断され、０υ丁−２が低
レベルとなる（ステップ２２）。そしてタイマ１には、
レジスタに一時格納されていた処理時間Ｔ１及び他の事
象発生時のタイマ経過時間ｔ　１更には当該能の事象の
処理時間Ｔ２とを用いて演算されたｔ１２−”　１　　
（ｔｌｌ”　ｔ２１）がセットされ、タイマ１は再度起
動されるのである（ステップ２３）。

そしてタイマ１の時間経過が監視手段２にて監視され、
ｔ１２経過したか否か演算比較手段にて比較される（ス
テップ２４）。経過すれば、０ＵＴ−１は低レベルとな
りステップ１５となる。

このように、１個のタイマを使用するのみで同時に２つ
の事象の経過時間をチェックすることが可能となる。ま
た同様な制御をなすことにより３つ以上の事象に対して
も対応できるものである。

発明の効果 本発明によれば、１個のタイマを使用するのみで複数の
事象に対するコンピュータの処理時間が夫々計測可能と
なるので、ハードウェア量を削減できそれに起因するシ
ステムの小形化及び低コスト化、更には信頼性の向上を
招来するという効果がある。

【図面の簡単な説明】

第１図は本発明の実施例のブロック図、第２図〜第５図
は第１図のブロックにおいて生じ得る事象の発生例毎の
タイミングチャート、第６図は第１図のブロックの動作
を説明するフローチャートである。 主要部分の符号の説明 １・・・・・・タイマ ２・・・・・・経過時間監視手段 ３・・・・・・演算比較手段 ４・・・・・・記憶手段 ５・・・・・・レジスタ

Claims (1)

【特許請求の範囲】
1. 外部指令により計測時間がセットされてその計測時間の
   間時間計測をなすように構成されたタイマの制御方式で
   あって、複数の入力事象に対する夫々の事象処理時間を
   予め記憶する処理時間記憶手段と、前記タイマの時間計
   測値を監視する監視手段と、前記時間計測値及び前記タ
   イマのセット時間を一時格納自在なレジスタと、前記レ
   ジスタの格納値を演算処理してこの演算処理結果と前記
   計測値とを比較する演算比較手段とを設け、他の入力事
   象の外部からの入力に応答して前記記憶手段からそれに
   対応する処理時間を前記タイマへセットして起動せしめ
   、このセットされた処理時間内に他の入力事象の外部か
   らの入力があったときに当該セット中の処理時間及びそ
   れまでの前記計測時間を前記レジスタに一時格納して、
   前記他の入力事象に対応する処理時間を前記タイマへセ
   ットして再起動せしめ、この再起動中において前記タイ
   マの時間計測の終了の有無に応じて前記レジスタの格納
   内容及び前記監視手段の時間計測値を用いてこれ等を所
   望演算処理しかつ比較処理し、この比較結果に応じて前
   記タイマのセット及び起動制御をなすようにしたことを
   特徴とするタイマ制御方式。