JPS61166657A - 入出力制御方式 - Google Patents

入出力制御方式

Info

Publication number
JPS61166657A
JPS61166657A JP807485A JP807485A JPS61166657A JP S61166657 A JPS61166657 A JP S61166657A JP 807485 A JP807485 A JP 807485A JP 807485 A JP807485 A JP 807485A JP S61166657 A JPS61166657 A JP S61166657A
Authority
JP
Japan
Prior art keywords
input
data
central processing
processing unit
output control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP807485A
Other languages
English (en)
Other versions
JPH0253815B2 (ja
Inventor
Noboru Ita
板 昇
Shigeru Mitsugi
身次 茂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panafacom Ltd
Original Assignee
Panafacom Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panafacom Ltd filed Critical Panafacom Ltd
Priority to JP807485A priority Critical patent/JPS61166657A/ja
Publication of JPS61166657A publication Critical patent/JPS61166657A/ja
Publication of JPH0253815B2 publication Critical patent/JPH0253815B2/ja
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、入出力制御装置内におけるデータ処理方式を
、中央処理装置からのコマンドにより切り替え可能とし
た人出力制御方式に関するものである。
〔従来技術と問題点〕
ディスプレイ端末にフロッピィ・ディスク装置を接続し
、ディスプレイ端末のキーボードからフロッピィ・ディ
スク装置内のデータを転送する旨のキャラクタ・データ
を中央処理装置に転送した後にフロッピィ・ディスク装
置からのデータを連続的に中央処理装置に転送すること
が提案されている。端末からのデータを読み取る場合、
中央処理装置はREADコマンドを用意し、5TART
 I10命令を発行する。チャネル機能を持つ入出力制
御装置は5TART I10命令を受け取ると、REA
Dコマンドを主記憶から読み出し、READ動作を開始
する。人出力制御装置は、所定バイト・カウントのデー
タを主記憶に格納すると、中央処理装置に終了割込みを
かける。中央処理装置は終了割込みを受け取ると、適当
な処理を行い、R11!ADコマンドを用意し、再び5
TART I10命令を発行する。このような方法では
、終了割込みを上げてから再びREADコマンドによる
R11i^口処理が開始されるまでの間に、ディスプレ
イ端末から入出力制御装置に送られたデータは失われて
しまう、従来の入出力制御方式においては、このような
データ抜けを防止する方法としてコマンド・チェーン方
式を用いていたが、この従来方式では中央処理装置にお
けるプログラムの構造が複雑になっていた。また、従来
方式もバッファを持っていたが、上記の欠点を補うもの
ではなく、入出力制御装置のためのものであった。
〔発明の目的〕
本発明は、上記の考察に基づくものであって、データ抜
けを防止できると共に、応答性の良いプログラムを可能
とする入出力制御方式を提供することを目的としている
。
〔目的を達成するための手段〕 そしてそのため本発明の入出力制御方式は、中央処理装
置と、入出力制御装置と、入出力装置とを具備する入出
力システムの人出力制御方式であって、上記人出力制御
装置は、中央処理装置からのコマンドが所定のREAD
コマンドの場合には、入出力装置から送られて来たデー
タを当該RE!ADコマンドで指定された量だけ中央処
理装置に転送してコマンド終結を上記中央処理装置に報
告すると共にその後に上記入出力装置から送られて来る
データを自身の持つ内部バッファに格納し、次に再び上
記所定のREADコマンドを受け取った場合には、上記
内部バッファに格納されているデータを上記中央処理装
置に送ると共に上記入出力装置から送られて来るデータ
を上記内部バッファに格納するように構成されているこ
とを特徴としている。
〔発明の実施例〕、1 ご 以下、本発明を図面を参照しつつ説明する。本発明にお
いては、従来方式の欠点を補う方式として新たに次のよ
うなコマンドを設けた。
(a)  RE A Dコマンド 内部バッファは内部制御のためにのみ使用する。このコ
マンドの起動中のみデータを取り込む。
(1))  READ MODIFIHDコマンド内部
バッファを内部制御と中央処理装置からの要求により利
用する。このコマンドの終結後、入出力装置からのデー
タを内部バッファに蓄え、次のREAD MODIFI
EDコマンドの起動時に受信データとして扱う。
第1図は本発明の入出力制御装置のハードウェア構成の
1例を示す図である。第1図において、1は中央処理装
置、2はチャネル機能を持つ入出力制御装置、3はディ
スプレイ、4はキーボード、5はフロッピィ・ディスク
装置、6はマイクロプロセッサ、7は内部バッファ、8
はコマンド・レジスタ、9はデータ送信回路、10はド
ライバ/レシーバ、11は制御バス、12は入出力イン
タフェースをそれぞれ示している。
入出力制御装置2はマイクロプログラム制御のものであ
る。中央処理装置1からのコマンドは、コマンド・レジ
スタ8に格納され、コマンド・レジスタ8の内容はマイ
クロプロセッサ6によって読み取られる。マイクロプロ
セッサ6は読み取ったコマンドに対応する処理を行う。
入出力装置側から人出力インタフェース12を介して送
られて来たデータは一旦内部バッファ7に格納される。
内部バッファ7に格納された読み取りデータは、データ
送信回路9及びバス11を介して中央処理装置側に送ら
れる。
第2図はREAD MODIFIEDコマンドを受け取
った時の入出力制御装置の動作を説明するための図であ
る。なお、第2図において、RMはREAD MODI
FIEDの略である。入出力装置から中央処理装置1に
対してデータ転送を行いたい場合には、入出力装置は例
えばアテンション割込みを上げる。入出力装置からのア
テンション割込を受け取ると、中央処理装置1は接続コ
マンドやREAD MODIFIEDコマンド等を含む
チャネル・プログラムを用意し、入出力制御装置2に対
して5TART I10命令を発行する。入出力制御装
置2はREAD Mo1)IFIEDコマンドを受け取
ると、入出力装置から送られて来たデータを中央処理装
置側におくる。そして中央処理装置へ転送したデータ量
がREAD MODIFIEDコマンドで指定されたバ
イト・カウント値と等しくなると、終了割込みを中央処
理装置1に上げ、その後に入出力装置から送られて来た
データを内部バッファ7に格納する。なお、この例では
最初に入出力装置から送られて来たデータはキーボード
からのキャラクタ・データであり、次に送られて来るデ
ータはフロッピィ・ディスク装置5からの連続データで
あるとしている。中央処理装置1はこのキャラクタ・デ
ータを判別し、判別結果に対応する処理を行う。キャラ
クタ・データがフロッピィ・ディスク装置5のデータを
送るというものであれば、適当なバイト・カウント値を
持つREAD MODIFIIED :t−rンドを用
意し、再び5TART I10命令を発行する。入出力
制御装置2は、このREAD ?’1ODIFIEDコ
マンドを受け取ると、内部バッファ7に格納されている
データを取り出して中央処理装置に送る。この間に入出
力装置から送られて来るデータは内部バッファ7に格納
される。中央処理装置1へのデータ転送量がREAD 
MODIFIEDコマンドで指定された量と等しくなる
と入出力制御装置2は中央処理装置1に対して終了割込
みを上げる。
〔発明の効果〕
以上の説明から明らかなように、本発明によれば、下記
のうような顕著な効果を奏するることが出来る。
■ コマンド・チェーン動作が不用になり、プロダラム
の簡素化が期待できる。
■ 第2図に示すようなデータ処理において、キャラク
タ・データと連続受信制御の組合わせ動作が、READ
 MODIFIHDコマンドにより、キャラクタ・デー
タと連続データのバッファリングの2つに分離可能なこ
とから、中央処理WiF″cDJ8’Jf’4::6’
a < fL 4・        I・
【図面の簡単な説明】
第1図は本発明の入出力制御装置のハードウェア構成の
1例を示す図、第2図はR11!AD MODIFI[
!Dコマンドを受け取った時の入出力制御装置の動作を
説明するための図である。 l・・・中央処理装置、2・・・チャネル機能を持つ入
出力制御装置、3・・・ディスプレイ、4・・・キーボ
ード、5・・・フロッピィ・ディスク装置、6・・・マ
イクロプロセッサ、7・・・内部バッファ、8・・・コ
マンド・レジスタ、9・・・データ送信回路、10・・
・ドライバ/レシーバ、11・・・制御バス、12・・
・入出力インタフェース。

Claims (1)

    【特許請求の範囲】
  1. 中央処理装置と、入出力制御装置と、入出力装置とを具
    備する入出力システムの入出力制御方式であって、上記
    入出力制御装置は、中央処理装置からのコマンドが所定
    のREADコマンドの場合には、入出力装置から送られ
    て来たデータを当該READコマンドで指定された量だ
    け中央処理装置に転送してコマンド終結を上記中央処理
    装置に報告すると共にその後に上記入出力装置から送ら
    れて来るデータを自身の持つ内部バッファに格納し、次
    に再び上記所定のREADコマンドを受け取った場合に
    は、上記内部バッファに格納されているデータを上記中
    央処理装置に送ると共に上記入出力装置から送られて来
    るデータを上記内部バッファに格納するように構成され
    ていることを特徴とする入出力制御方式。
JP807485A 1985-01-19 1985-01-19 入出力制御方式 Granted JPS61166657A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP807485A JPS61166657A (ja) 1985-01-19 1985-01-19 入出力制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP807485A JPS61166657A (ja) 1985-01-19 1985-01-19 入出力制御方式

Publications (2)

Publication Number Publication Date
JPS61166657A true JPS61166657A (ja) 1986-07-28
JPH0253815B2 JPH0253815B2 (ja) 1990-11-19

Family

ID=11683190

Family Applications (1)

Application Number Title Priority Date Filing Date
JP807485A Granted JPS61166657A (ja) 1985-01-19 1985-01-19 入出力制御方式

Country Status (1)

Country Link
JP (1) JPS61166657A (ja)

Also Published As

Publication number Publication date
JPH0253815B2 (ja) 1990-11-19

Similar Documents

Publication Publication Date Title
JPS623362A (ja) デ−タ受信方式
EP0898264B1 (en) Display memory control apparatus
JPH02129746A (ja) 入出力チャネル装置
JP2643931B2 (ja) 情報処理装置
JPH0253815B2 (ja)
JP2856244B2 (ja) データ転送方式
JP2747154B2 (ja) 入出力処理装置
JPH0145657B2 (ja)
JPS61123244A (ja) デ−タ通信処理装置
JPH0312768A (ja) I/oコントローラ
JPS61134862A (ja) Cpuウエイト時間制御方式
JPS60248049A (ja) 全二重通信制御方式
JPS61294506A (ja) プログラマブル・コントロ−ラにおける高速pio伝送方法
JPH08161253A (ja) Dma制御方法およびdma制御装置
JPS61183764A (ja) ダイレクトメモリアクセス制御方式
JPH058902B2 (ja)
JPS638506B2 (ja)
JPS62190544A (ja) プログラマブル・コントロ−ラの上位リンクユニツト
JPS61233855A (ja) 通信制御装置
JPH01181144A (ja) データ入出力装置
JPS63192152A (ja) デ−タ伝送方式
JPS6126162A (ja) 入出力制御方法
JPH04149758A (ja) 画像データ処理装置
JPH1153291A (ja) 高速データ転送システム
JPS63178335A (ja) マイクロプロセツサ

Legal Events

Date Code Title Description
S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313532

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term