JPS61167244A - 通信制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は通信制御装置に係り、特にフレーム・同期を確
実にとるのに好適な方法に関する。　。

〔発明の背景〕

伝送方式の代表的なものの１つにＨＤＬＣ。

（Ｈｉｇｈ　Ｌｅｖｅｌ　Ｄａｔａ　Ｌｉｎｋ　Ｃｏｎ
ｔｒｏｌ　）方式がある。、これは国際規格にもなって
おり、ＪＩＳにも制。

定されていて、詳細はＪ　Ｉ　８−Ｃ６５６５に示さ。

れている。このＨＤＬＣ方式ではフレームの開。

始と終わりはフラグシーケンスと呼ばれる同。

°　期符号によって判定される。これは「０１１１１□
（。

１１０」という特定パターンのフラグを用い、こ。

の特定パターンの検出によってフレームの開始。

あるいは終りを判定するものである。しかし、。

単純にこれだけではフラグに続くデータ部分は。

任意のパターンをとりうるために、そのデータ１゜部分
に偶然、フラグと一致するパターンが生じる可能性があ
る。そこで、このような現象を防ぐために、ＨＤＬＣ方
式ではゼロ・インサートと呼ぶ方法を用いている。これ
は送信の際にフラグ以外のデータ部分において、「１」
が５ビット連続した場合には６ビツト目に入力には無イ
セロを挿入し、フラグのパターント同じバタ。

−ンが現れないようにするものである。そして、受信側
では、送信側でインサートしたゼロを逆に取り除いて（
ゼロ・リムーブ）、正しいデータを受信するわけである
。

さて、このＨＤＬＣ方式のようにフレームの開始を特定
パターンのフラグ（すなわち、同期。

符号）によって検出する場合には、データ上に。

同一パターンが生じないような工夫が必要となる。これ
は制御回路が複雑になるばかりでなく、ゼロ・インサー
トのような方法の場合にはデータとして意味を持たない
ビットを挿入するためにフレーム長がデータの内容によ
って可変長となり、さらに、データの伝送効率が低下し
てしまう。

〔発明の目的〕

本発明の目的は、伝送効率を低下させることなく確実に
フレームの開始を検出することができる通信制御装置を
提供することにある。

〔発明の概要〕

本発明の要点は、同期符号として符号変換規。

則に反するビットあるいはビット列を含む、あ。

らかじめ定められた特定ビットパターンを用い１、受信
する場合には、前記特定のビットパターン５を検出する
検出回路と、符号の変換規則に反す。

るビットあるいはビット列を検出する検出回路。

を持ち、この２つの検出回路からの出力が同時。

に得られた場合にフレームの開始と判断すると。

とにある。　　　　　　　　　　　　　　　　）、。

〔発明の実施例〕

以下、実施例をもとに本発明の詳細な説明す。

る。第１図が本発明の１実施例を示すブロック図である
。図において、１は信号を伝送する伝送路（バス）、２
は送信信号をあらかじめ定めじ られた符号変換規則に従って伝送符号に変換する符号変
換回路、５は送信回路、４は受信回路、５は受信した伝
送符号をＮ　ＲＺ　（Ｎｏｎ　ＥＬｔｔｔＬｒｎ　ｔ。

Ｚｅｒｏ　）符号やＲＺ　（Ｒｇｔｕ、ｒｎ、　ｔｏ　
Ｚｅｒｏ）符号等に変換する符号変換回路、６は受信信
号より各種の“クロックを生成するクロック制御回路、
７は。

あらかじめ定められた同期符号と同一のピッ。

ドパターンを受信信号の中から検出するバタ。

−ン検出回路、８はあらかじめ定められた符。

号変換規則に反するビットあるいはビット列。

（これをバイオレーションとする）を検出す。

るバイオレーション検出回路、９はパターン検出回路７
とバイオレーション検出回路８からの出力信号を用いる
ことによってフレームの開始や伝送誤り等の伝送状態を
監視する゛状態監視回路、１０は通信全体を制御する通
。

信制御回路、１１はＮＲＺ符号等に変換された受信信号
を通信制御回路１０へ送る信号線、１２ハパタ一ン検出
回路７からの出力信号線で、同期符号と同一のビットパ
ターンを検出−した場合に信号が出力される。１５はバ
イオレーション検出回路からの出力信号線、１４と１５
は状態監視回路からの出力信号線で、１４は例えばフレ
ームの開始を示すフレーム同期信号を送る信号線、１５
は例えば伝送の誤り検出信号・　４　・ を伝送する信号線、１６は通信制御回路１０がバス。

１を通して他の装置へ伝送する送信信号を伝送。

する送信信号線である。

動作を説明する。

まず、信号をバス１上に送信する場合で、例、えばバス
１上の同期符号に同期してデータのみ。

を送信するようｔｘ場合には通信制御回路１０から。

の送信信号を符号変換回路２によってあらかじ。

め定められた符号変換規則に従って符号変換し１、送信
回路３を介してバス１上へ送信する。また１、。

同期符号と共にデータをバス１上へ送信する場。

合には、同期符号を符号変換回路２によって符。

号変換する際、同期符号の１部あるいは全部をあらかじ
め定められた符号変換規則に反する操作、すなわちバイ
オレーションを施してバス１上へ送信する。次に、受信
動作を説明する。バス１上に伝送された信号は受信回路
４及び符号変換回路５を通してＮＲＺ符号等の受信信号
に変換され、信号線１１を通して通信制御回路１０へ送
られる。これと同時に、パターン検出回路７ではあらか
じめ定められた同期符号と同一のパターンを受信信号か
ら検出し、信号線１２を通して状態監視回路９へ送る。

また、バイオレージ。

ヨン検出回路８ではあらかじめ定められた符号変換規則
に反するビットあるいはビット列を検出し、信号線１５
を通して状態監視回路９へ送る。

状態監視回路９では、信号線１２と１６かちの信号。

を監視し、両者が同時に生じた場合にはそれによってフ
レームの開始とする。また、バイオレーション検出回路
８からの検出信号が信号線１５に出力されているにもか
かわらず、パターン検出回路７からの検出信号が信号線
１２に出力されていない場合には伝送誤りが生じたもの
とする。

そして、それぞれの信号を信号線１４と１５を通して通
信制御回路１０へ送る。

次に、受信回路４、符号変換回路５、パターン検出回路
７、バイオレーション検出回路８、状態監視回路９につ
いて、バス１上の符号としてＡＭＩ符号（Ａｌｔｇｒｎ
ａｔｅ　Ｍａｒｋ　Ｉｎｖｅｒｓｉｏｎ　）を用いた場
合の具体的回路例について詳細に述べる。

第２図が具体的回路例であり、第３図はその動。

作を説明するためのタイミング図である。第２゜図にお
いて、第１図と同一部分は同一符号であ。

す、１７はトランス、１８〜２１は抵抗器、２２と２３
は。

電圧比較器（コンパレータ）、２４はＯＲゲート、２５
はシフトレジスタ（例えば、日立製Ｉ　Ｃ、Ｈ８Ｄ７４
ＬＳ１６４）、２６はＡＮＤゲート、２７と２８゜はイ
ンバータゲート、２９〜３４はＤ型双安定マル。

チバイブレータ（例えば日立製ＩＣ−ＨＤ７４゜Ｌ８７
４Ａ）、３５はＯＲゲート、３６はＮＯＲゲ、。

−ト、６７はインバータゲート、６８はＡＮＤゲート、
３９はバス１上のＡＭＩ符号の内、＋側のみを受信した
信号を伝送する信号線、４ｏは一側のみを受信した信号
を伝送する信号線、４１はバス１上の信号に同期したク
ロック信号を送るクロック信号線である。第３図は第２
図の動作を説明するためのタイミング図であり、０内の
符号は第２図の符号に対応し、その対応する信号線上の
信号波形を示している。

動作を説明する。

まず、ここでは同期符号として第５図（１）に示。

すように「０１１１０１１１」　というビットバター。

ンを用い、さらに８ビツト目にバイオレージョ。

ンを施したＡＭＩ符号とする。ＡＭＩ符号は、信号「１
」が＋側と　−側に交互に現れると・いう符号規則に従
った５値符号で、この場合のバイオレーションは、＋側
あるいは　−側に続けて「１」が現れることになる。従
って、通。

常のデータ伝送によって誤りが生ずると、それ。

はバイオレーションとして現れる場合が多い。１゜さて
、このような同期符号を第２図のような回路によって検
出する方法であるが、まず、受信回路４のトランス１７
とコンパレータ２２ト２６ヲ用いて、バス１に、のＡＭ
Ｉ符号の＋側と　−側を別々に受信して、第３図（５９
）、　（４０）に示す信号を出力する。符号変換回路５
ではＯＲゲート２４によって、ＲＺ符号の受信信号（１
１）に変換して、各部へ伝送する。パターン検出回路７
では、受信信号（１１）とクロック信号（４１）より、
シフトレジスタ２５とインバーターｆ−）、２７．２８
およヒＡＮＤアゲート６によってｒｏｌｌｌｏｌｌｌＪ
　　という・パターンを検出し、検出信号（１２）を出
力する。・一方、パイオレーシーン検出回路８では、信
号・（３９）と（４０）及びクロック信号（４１）より
、　＋側あ。

るいは−側に信号「１」が連続するバイオレ。

−ジョンを検出し、その検出信号（１３）を出力す。

る。状態監視回路９では、検出信号（１２）と（１３）
より、ＮＯＲゲート３６、インバータ−ト５７１・ＡＮ
Ｄゲート５８を用い、信号（１２）と（１３）が同時。

に出力された場合（この場合、共に「１」の場Ｏ 合）には、信号（１４）が出力され、この信号によ。

って通信制御回路１０はフレームの開始と判断す。

る・また、パターン検出回路７からの検出信号（１２）
がなく（信号（１２）がｒＯＪということ）、。

バイオレージ１ン検出回路８からの検出信４ｉＫ１３）
のみが出力された時（信号（１５）が「１」になるとい
うこと）には信号線１５に信号が現れ、通信制御回路１
０は伝送誤りが生じたと判断して誤り制御を行う。但し
、第５図ではこのような状態を示してないので、信号（
１５）は「０」のままである。

第４図は本発明の別の実施例を示した図であ。

る。第４図は第１図におけるパターン検出とべ。

イオレーション検出、そして、状態監視回路の。

中のフレーム同期検出を同時に行う場合の回路−例であ
り、第１図および第２図と同一部分は同。

−符号であり、４２はフレーム同期検出回路、４３〜４
６はシフトレジスタ（例えば、日立製ＩＣ・。

ＨＤ７４ＬＳ１６４）、４７−５０はＮ　Ａ　Ｎ　Ｉ）
ゲート、５１と５２はＯＲゲート、５３はＮＡＮＤゲー
ト、５４〜７６はインバータゲート、７４は検出したフ
レーム同期信号である。この回路によって、第３図。

（１）に示す同期符号を検出する方法について述べる。

バス１上のＡＭＩ符号の＋側と　−側を受信回路４によ
って別々に受信し、その信号、１′□ すなわち第３図の（３９）　、　（４０）の信号より、
フレーム同期検出回路４２の４５　、４４　、４７　、
４Ｂ　、　５１　、５４Ｓ−６３によって信号（３９）
が「０１０１００１１Ｊで、信号（４０）が「００１０
０１００」となるビットパターンを検出し、検出信号（
すなわち、第３図（１４）と同じフレーム同期信号）が
信号線７４に出力さ。

れるわけである。また、ＡＭ丁符号の場合、信。

まるかは定まっていないことが多く、そのよう。

な場合には、第３図（１）に示した同期符号に対しる。

そこで第４図の実施例では、その場合の同期符号を、４
５　、４６　、４９　、５０　、５２　、６４〜７５に
よっ。

て検出する。なお、第４図の実施例ではバイオ。

レーションのみを検出することはできず、パイ：１ オレージョン検出による誤り制御を行う場合に。

は別の回路が必要である。

以上、本発明をハードウェアによって実施す。

る場合の実施例について述べたが、通信制御回路１０と
して演算処理装置を用いた構成とすれば、その多くをソ
フトウェアによって実施することもできる。その場合に
は、第１図における符号変換回路２と５、クロック制御
回路６、パターン検出回路７、バイオレーション検出回
路８、状態監視回路９の持つ各機能の１部もしくは全。

１１ 部をソフトウェアによって実現することが可能・である
。また、以上の実施例ではＡＭＩ符号を・用いた場合を
述べたが、他の符号、例えばＣＭ・Ｉ符号（Ｃｏｄｅ　
Ｍａｒｋ　Ｉｎｖｅｒｓｉｏｎ　）を用いた場合に。

も同様に適用できろ。

また、同期符号としては、第３図（１）で示したパター
ン以外にも、いろいろなパターンが考え。

られる。例えば、ＨＤＬＣの同期符号「０１１１１１１
０Ｊに適用した場合の例を第５図に示す。。

（１）と（２）は、バイオレーションの位置を変えた場
。

合で、（６）はバイオレーションを２つ施した場合。

を示している。要は、あらかじめ定められたビ。

ットパターンと同一のビットパターンを検出す。

るパターン検出回路と、あらかじめ定められた。

符号変換規則に反するビットあるいはビット列−を検出
するバイオレーション検出回路を持ち、２つの検出回路
から同時に検出出力が得られた場合をフレームの開始と
判断し、バイオレーション検出回路からの検出出力のみ
の場合には伝送誤りが生じたと判断すればよいのである
。

〔発明の効果〕

本発明によれば、簡単な構成により伝送効率・を低下さ
せることなく、フレーム同期を確実に・とることのでき
る通信制御装置を実現できる効果がある。

【図面の簡単な説明】

第１図は、本発明の１実施例を示すブロック。 図、第２図は、本発明に係る通信制御装置の主。 要部分の具体的実施例を示した図、第５図は５、第２図
の動作を説明するためのタイミング図ＴＩＩ。 第４図は、本発明の別実施例を示した図、第３図は本発
明に用いられる同期符号の例を示した。 図である。 １・・・伝送路（バス） ２・・・符号変換回路　　　　　　　　　　　　　１゜
３・・・送信回路 ４・・・受信回路 ５・・・符号変換回路 ７・・・パターン検出回路 ８・・・バイオレーション検出回路 ９・・・状態監視回路 １０・・・通信制御回路 ・１５

Claims (1)

1. 【特許請求の範囲】 １、複数ビットから成る同期符号を含む、複数ビットの
   符号列を１フレームとしてデータ通信を行う通信制御装
   置において、あらかじめ定められた複数ビットから成る
   ビットパターンを検出する第１の検出手段と、あらかじ
   め定められた符号変化規則に反するビットあるいはビッ
   ト列を検出する第２の検出手段と、前記第１と第２の検
   出手段からの検出出力が同時に生じたことを検出する第
   ３の検出手段を持ち、前記第３の検出手段からの出力に
   よってフレームの開始とすることを特徴とする通信制御
   装置。 ２、前記第２の検出手段からの検出出力のみが生じた場
   合には、伝送誤りが生じたとして、誤り制御を行うこと
   を特徴とする特許請求の範囲第１項記載の通信制御装置
   。