JPS61169926A - キ−ボ−ド入力装置におけるイメ−ジ発生防止方式 - Google Patents
キ−ボ−ド入力装置におけるイメ−ジ発生防止方式Info
- Publication number
- JPS61169926A JPS61169926A JP60009701A JP970185A JPS61169926A JP S61169926 A JPS61169926 A JP S61169926A JP 60009701 A JP60009701 A JP 60009701A JP 970185 A JP970185 A JP 970185A JP S61169926 A JPS61169926 A JP S61169926A
- Authority
- JP
- Japan
- Prior art keywords
- key
- signal
- image
- circuit
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 claims description 22
- 239000011159 matrix material Substances 0.000 claims description 2
- 230000002401 inhibitory effect Effects 0.000 abstract 1
- 238000001514 detection method Methods 0.000 description 16
- 238000010586 diagram Methods 0.000 description 12
- 230000002265 prevention Effects 0.000 description 2
- 241000272814 Anser sp. Species 0.000 description 1
- 235000010575 Pueraria lobata Nutrition 0.000 description 1
- 241000219781 Pueraria montana var. lobata Species 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
Landscapes
- Input From Keyboards Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、キーボード入力装置において、押下されてい
ないキーに対応するコードが出力される、所謂イメージ
の発生を防止するキーボード入力装置にあけるイメージ
発生防止方式に関するものである。
ないキーに対応するコードが出力される、所謂イメージ
の発生を防止するキーボード入力装置にあけるイメージ
発生防止方式に関するものである。
第５図はキーボードの１構成例を示す図、第６図はイメ
ージ発生状態を示す図である。図においてシないし鳥と
ｒは抵抗、ＤｊｌＴないしり、はダイオード、ＳＳＳな
いし５−１ｇはキースイッチを夫々示している。
ージ発生状態を示す図である。図においてシないし鳥と
ｒは抵抗、ＤｊｌＴないしり、はダイオード、ＳＳＳな
いし５−１ｇはキースイッチを夫々示している。
第５図図示の如きキーボードは、例えはタイプライタや
パソコン等におけるローコストのキーボードとして一般
に使用されているものである。キースイッチ８１１１ｇ
ないしＳ、６は、キーが押下されていない状態では開路
し、キーが押下されると、それに°対応するキースイッ
チのみが閉成（オン）する。
パソコン等におけるローコストのキーボードとして一般
に使用されているものである。キースイッチ８１１１ｇ
ないしＳ、６は、キーが押下されていない状態では開路
し、キーが押下されると、それに°対応するキースイッ
チのみが閉成（オン）する。
これら各キースイッチＳＩ２＋１１ないし８７＋１のい
ずれかがオンになったか、すなわち、どのキーが押下さ
れたかは、スキャン信号を用いてチェックされる。
ずれかがオンになったか、すなわち、どのキーが押下さ
れたかは、スキャン信号を用いてチェックされる。
非スキヤン状態においては、第５図図示のスキャンライ
ン８ＣＡＮ″Ｏ＃ないし８ＣＡＮ”７”はすべてハイ・
レベルにおかれる。この状態では、キースイッチＢｅｇ
ないしＳ？６がオンあるいはオフのいずれであってもデ
ータラインＤＡＴＡ″Ｏ″ないしＤ Ａ Ｔ Ａ“６′
のレベルはハイ・レベルのままで変わらない。ここでキ
ー走査、すなわちキースキャンを行なうと、スキャンラ
イン８ＣＡＮ“０＃すいし５ＣＡＮ”７′が順に１本ず
つロー・レベルにされる。その結果１例えば今スキャン
ライン５ＣＡＮ“１″がロー・レベルのとき、キースイ
ッチＳ、りがオンになっていれば、データラインＤＡＴ
Ａ＠Ｏ”がロー・レベルになり、またキースイッチ８１
１がオンになっていれば、データラインＬ）ＡＴＡ”ｌ
＝がロー・レベルになる。
ン８ＣＡＮ″Ｏ＃ないし８ＣＡＮ”７”はすべてハイ・
レベルにおかれる。この状態では、キースイッチＢｅｇ
ないしＳ？６がオンあるいはオフのいずれであってもデ
ータラインＤＡＴＡ″Ｏ″ないしＤ Ａ Ｔ Ａ“６′
のレベルはハイ・レベルのままで変わらない。ここでキ
ー走査、すなわちキースキャンを行なうと、スキャンラ
イン８ＣＡＮ“０＃すいし５ＣＡＮ”７′が順に１本ず
つロー・レベルにされる。その結果１例えば今スキャン
ライン５ＣＡＮ“１″がロー・レベルのとき、キースイ
ッチＳ、りがオンになっていれば、データラインＤＡＴ
Ａ＠Ｏ”がロー・レベルになり、またキースイッチ８１
１がオンになっていれば、データラインＬ）ＡＴＡ”ｌ
＝がロー・レベルになる。
しかしながら、このような従来のキーボードには次のよ
うな欠点があったつ 例えば、第６図図示の如きキースイッチＳｏｏ、Ｓｏ２
、Ｓ詩、及びｓｔｙの部分において、キースイッチＳａ
ｔ、Ｓ？Ｏ１及び斗〃同時に押下されると、スキャンラ
イン８ＣＡＮ＠０’をロー・レベルにしたとき１点線の
如き電流の流路が形成され、キースイッチ８ｏｖに対応
するデータラインＤＡＴＡ”２″だけでなく、キースイ
ッチＳｏｏに対応するデータラインＤＡＴＡ″Ｏ”まで
もロー・レベルを出力することになる。つまり、例えば
３キーが同時に押下されると、キーが押下されていない
にもかかわらず押下されているように出力され（イメー
ジ発生）、正確なデータが出力されない、という欠点が
あった。
うな欠点があったつ 例えば、第６図図示の如きキースイッチＳｏｏ、Ｓｏ２
、Ｓ詩、及びｓｔｙの部分において、キースイッチＳａ
ｔ、Ｓ？Ｏ１及び斗〃同時に押下されると、スキャンラ
イン８ＣＡＮ＠０’をロー・レベルにしたとき１点線の
如き電流の流路が形成され、キースイッチ８ｏｖに対応
するデータラインＤＡＴＡ”２″だけでなく、キースイ
ッチＳｏｏに対応するデータラインＤＡＴＡ″Ｏ”まで
もロー・レベルを出力することになる。つまり、例えば
３キーが同時に押下されると、キーが押下されていない
にもかかわらず押下されているように出力され（イメー
ジ発生）、正確なデータが出力されない、という欠点が
あった。
従来、このようなイメージ発生の対策としては、■押下
されているキーの数を数え、３キ一以上押下されていれ
ばキーボードを読まない（２キー・ロールオーバー）■
各キー１個ずつ直列にダイオードを挿入する（ｎキー・
ロールオーバー）■前回押下されたキーと現在押下され
ているキーを比較し、新たに２キ一以上押下されていれ
ばイメージ発生と判定する、などの方法が採用されてい
た。
されているキーの数を数え、３キ一以上押下されていれ
ばキーボードを読まない（２キー・ロールオーバー）■
各キー１個ずつ直列にダイオードを挿入する（ｎキー・
ロールオーバー）■前回押下されたキーと現在押下され
ているキーを比較し、新たに２キ一以上押下されていれ
ばイメージ発生と判定する、などの方法が採用されてい
た。
しかし、■の方法ではプログラム上でキーの数を数える
ため、プログラム量が増大し、且つ複雑になるというよ
うな問題がある。また何らかの原因によって３キ一以上
が押された形となったが、その押され方ではイメージが
発生していないことが明らかであっても、当該時点での
キー人力はすべて無効なものとされてしまう。■の方法
では、イメージはまったく発生しなくなるが、コスト高
になるという問題があり、また■の方法では複数のキー
の組合せによる同・時入力を受けつけることができない
、という問題がある。
ため、プログラム量が増大し、且つ複雑になるというよ
うな問題がある。また何らかの原因によって３キ一以上
が押された形となったが、その押され方ではイメージが
発生していないことが明らかであっても、当該時点での
キー人力はすべて無効なものとされてしまう。■の方法
では、イメージはまったく発生しなくなるが、コスト高
になるという問題があり、また■の方法では複数のキー
の組合せによる同・時入力を受けつけることができない
、という問題がある。
本発明は上記の問題を解決するものであって、簡単な構
成により、各スキャンで得られたビット列の比較を行な
い、イメージの発生が検出されていれは、キーコードの
出力を禁止し、イメージの発生による誤入力を防止する
ようにしたキーボード入力装置におけるイメージ発生防
止方式を提供することを目的とするものである。
成により、各スキャンで得られたビット列の比較を行な
い、イメージの発生が検出されていれは、キーコードの
出力を禁止し、イメージの発生による誤入力を防止する
ようにしたキーボード入力装置におけるイメージ発生防
止方式を提供することを目的とするものである。
そのために本発明のキーボード入力装置におけるイメー
ジ発生防止方式は、マトリクス配列構造のキーボードを
スキャンすることにより、該キーボード上の各キーの押
下状態を示す現在のキー状態信号を得、該現在のキー状
態信号を前回スキャン時に得られたキー状態信号と比較
することにより、新たな押下キーを検出し、当該押下キ
ーによるキーコードを送出するキーボード入力装置にお
いて、上記前回のキー状態信号を上記現在のキー状態信
号で更新するキー状態更新手段と、イメージが発生した
か否かを検出するイメージ検出手段を設け、該イメージ
検出手段は、上記現在のキー状態信号の異なったスキャ
ン・ラインによって得られているビット列の比較により
イメージを検出した場合には、上記キー状態信号更新手
段による更新処理及び上記キーコードの送出処理を禁止
するように構成したことを特徴とする。
ジ発生防止方式は、マトリクス配列構造のキーボードを
スキャンすることにより、該キーボード上の各キーの押
下状態を示す現在のキー状態信号を得、該現在のキー状
態信号を前回スキャン時に得られたキー状態信号と比較
することにより、新たな押下キーを検出し、当該押下キ
ーによるキーコードを送出するキーボード入力装置にお
いて、上記前回のキー状態信号を上記現在のキー状態信
号で更新するキー状態更新手段と、イメージが発生した
か否かを検出するイメージ検出手段を設け、該イメージ
検出手段は、上記現在のキー状態信号の異なったスキャ
ン・ラインによって得られているビット列の比較により
イメージを検出した場合には、上記キー状態信号更新手
段による更新処理及び上記キーコードの送出処理を禁止
するように構成したことを特徴とする。
以下１本発明の実施例を図面を参照しつつ貌明する。
第１図は本発明の１実施例システム構成を示す図、第２
図は本発明が適用されるシステムで各回路に与えるタイ
ミング信号を説明する図、第３図は本発明が適用される
システムによる処理の流れを説明する図、第４図は第５
図図示のキーボードで第６図図示のようなイメージ発生
状態で得られるビット列を示す図である。
図は本発明が適用されるシステムで各回路に与えるタイ
ミング信号を説明する図、第３図は本発明が適用される
システムによる処理の流れを説明する図、第４図は第５
図図示のキーボードで第６図図示のようなイメージ発生
状態で得られるビット列を示す図である。
第１図において、１はキーボード、２はキー検出回路、
３は転送回路、４はメモリ、５はイメージ検出回路、６
は比較器、７はデコーダ、１５はタイミング発生回路を
夫々示している。
３は転送回路、４はメモリ、５はイメージ検出回路、６
は比較器、７はデコーダ、１５はタイミング発生回路を
夫々示している。
キー検出回路２は、スキャン信号８を発生して、これを
キーボード１に送り、データ信号９をキーボード１から
受は取ると共に、その結果として現在押下されているキ
ー（１個とは限らず、１個または複数のキー）を示すキ
ー状態信号１０を発生して、これを転送回路３やその他
の回路に送るものである。転送回路３は、イメージ検出
回路５からの指示を判定してキー状態信号１０をメモリ
に転送するか否かを決定するものである。メモリ４は前
回のキー状態信号１０を記憶するものであり、イメージ
検出回路５により更新が制御されている。本発明では後
述する如く、イメージが発生するとメモリ４は更新され
ないように制御するため、メモリ４内に記憶されている
情報は常にイメージのない状態でのものになっている。
キーボード１に送り、データ信号９をキーボード１から
受は取ると共に、その結果として現在押下されているキ
ー（１個とは限らず、１個または複数のキー）を示すキ
ー状態信号１０を発生して、これを転送回路３やその他
の回路に送るものである。転送回路３は、イメージ検出
回路５からの指示を判定してキー状態信号１０をメモリ
に転送するか否かを決定するものである。メモリ４は前
回のキー状態信号１０を記憶するものであり、イメージ
検出回路５により更新が制御されている。本発明では後
述する如く、イメージが発生するとメモリ４は更新され
ないように制御するため、メモリ４内に記憶されている
情報は常にイメージのない状態でのものになっている。
イメージ検出回路５はキー状態信号１０をチェックし、
イメージ発生か否かを判定し、イメージ検出信号１４を
出力するものである。これは第４図に示すように、イメ
ージ発生時には異なるスキャンライン上のビット列にお
いてローレベル゛Ｏ”の位置が一致する所が２力所以上
存在することによって検出している。ここでイメージが
検出されると、イメージ検出信号１４によって、転送回
路３に対し、メモリ４の更新を禁止すると共に、比較器
６に対し出力を禁止する。比較器６はメモリの内容１１
とキー状態信号１０を比較して、オフ状態からオン状態
になったキーのマトリクス上の位置をマトリクス信号１
２としてデコーダ′７に出力するものである。デコーダ
７は、比較器６から送られてきたマトリクス信号１２を
処理コード１３に変換してこれを外部に出力するもので
ある。タイミング発生回路１５は、各回路にタイミング
信号を与え、全体の進行管理を行なうものである。１サ
イクルを５ ｍ５ｅｃとして、第１図図示の如き構成の
キーボード１に本発明を適用した場合におけるタイミン
グ信号の例を示したものが第２図である。第２図に示す
タイミング信号を参照しつつ動作を説明する。まず、１
サイクルの前半において、図示（ａ）のタイミングでキ
ー検出回路２からのスキャン信号８により、キーボード
の５ＣＡＮ＠Ｏ’ないし５ＣＡＮ＠７″をハイ・レベル
カラＩｌｌ 次ローレベルにしてスキャンし、キー状態
をチェックする。しかる後、図示（ｂ）の如くキー検出
回路２から出力されるキー状態信号１０をアベイラブル
（ＡＶＡＩＬＡＢＬＥ）とすル、ソＬ、テ、さらにイメ
ージ検出信号１４がイネーブル（ＥＮＡＢＬＥ）になっ
た後、転送回路３及び比較器６をイネーブルにする。こ
のようにして、各モジュール間の時間遅れを補正し、誤
動作を防止する。
イメージ発生か否かを判定し、イメージ検出信号１４を
出力するものである。これは第４図に示すように、イメ
ージ発生時には異なるスキャンライン上のビット列にお
いてローレベル゛Ｏ”の位置が一致する所が２力所以上
存在することによって検出している。ここでイメージが
検出されると、イメージ検出信号１４によって、転送回
路３に対し、メモリ４の更新を禁止すると共に、比較器
６に対し出力を禁止する。比較器６はメモリの内容１１
とキー状態信号１０を比較して、オフ状態からオン状態
になったキーのマトリクス上の位置をマトリクス信号１
２としてデコーダ′７に出力するものである。デコーダ
７は、比較器６から送られてきたマトリクス信号１２を
処理コード１３に変換してこれを外部に出力するもので
ある。タイミング発生回路１５は、各回路にタイミング
信号を与え、全体の進行管理を行なうものである。１サ
イクルを５ ｍ５ｅｃとして、第１図図示の如き構成の
キーボード１に本発明を適用した場合におけるタイミン
グ信号の例を示したものが第２図である。第２図に示す
タイミング信号を参照しつつ動作を説明する。まず、１
サイクルの前半において、図示（ａ）のタイミングでキ
ー検出回路２からのスキャン信号８により、キーボード
の５ＣＡＮ＠Ｏ’ないし５ＣＡＮ＠７″をハイ・レベル
カラＩｌｌ 次ローレベルにしてスキャンし、キー状態
をチェックする。しかる後、図示（ｂ）の如くキー検出
回路２から出力されるキー状態信号１０をアベイラブル
（ＡＶＡＩＬＡＢＬＥ）とすル、ソＬ、テ、さらにイメ
ージ検出信号１４がイネーブル（ＥＮＡＢＬＥ）になっ
た後、転送回路３及び比較器６をイネーブルにする。こ
のようにして、各モジュール間の時間遅れを補正し、誤
動作を防止する。
次に全体の処理の流れを第３図を参照しつつ説明する。
１６、スキャン信号を発生する。すなわち第５図図示の
５ＣＡＮ＠０”ないし“７ｍの１ビツトだけ（初メは０
″）をローレベル（他のビットはすべてハイレベル）に
する。次に１７の動作を行なう。
５ＣＡＮ＠０”ないし“７ｍの１ビツトだけ（初メは０
″）をローレベル（他のビットはすべてハイレベル）に
する。次に１７の動作を行なう。
１７、データ信号をメモリＡにセーブする。このメモＩ
ＪＡは例えばキー検出回路２の中に設けられ。
ＪＡは例えばキー検出回路２の中に設けられ。
メモリ４とは異なるものである。次に１８メ動作を行な
う。
う。
１８、すべてのライン（ＳＣＡＮ″０°から５ＣＡＮ“
７″までのすべてのライン）をスキャンしたか否かを調
べる。Ｙｅｓの場合は２０の処理を行ない、Ｎ。
７″までのすべてのライン）をスキャンしたか否かを調
べる。Ｙｅｓの場合は２０の処理を行ない、Ｎ。
の場合は１９の処理を行なう。
１９、スキャン信号を更新し、１７の処理に戻る。
１スキヤン毎に上記１６から１９までの処理を繰り返し
て行ない、その都度現在のキー状態を−ＨメモリＡにセ
ーブする。そして第５図図示の８ＣＡＮ１１ＱＩＩから
５ＣＡＮ＠７”までのすべてのラインをスキャンし、メ
モリＡにキースイッチ５ｌｆｌないし８？６の状態をセ
ーブし終ると、２０以降の処理に移る。
て行ない、その都度現在のキー状態を−ＨメモリＡにセ
ーブする。そして第５図図示の８ＣＡＮ１１ＱＩＩから
５ＣＡＮ＠７”までのすべてのラインをスキャンし、メ
モリＡにキースイッチ５ｌｆｌないし８？６の状態をセ
ーブし終ると、２０以降の処理に移る。
２０、メモリＡの内容をチェックする。ここでのチェッ
クの内容は、第５図図示のキースイッチ頷グないしＳｅ
ｅ、Ｓ偵ないしＳ鵞６．８ｔｇないしＳ−・・・・・・
・・・・・・、８１１ｉないし８ｙｓの状態を表わす夫
々のビット列を比較し、一致するビットを数え、一致す
るビットの数が２以上であるならばイメージ発生、一致
するビットの数が０または１ならばイメージは発生して
いないと判定することにより、イメージを検出するもの
である。次に２１の処理を行なう。
クの内容は、第５図図示のキースイッチ頷グないしＳｅ
ｅ、Ｓ偵ないしＳ鵞６．８ｔｇないしＳ−・・・・・・
・・・・・・、８１１ｉないし８ｙｓの状態を表わす夫
々のビット列を比較し、一致するビットを数え、一致す
るビットの数が２以上であるならばイメージ発生、一致
するビットの数が０または１ならばイメージは発生して
いないと判定することにより、イメージを検出するもの
である。次に２１の処理を行なう。
２１、メモリＡの内容をチェックした結果、イメージが
発生していたか否かを調べる。Ｎｏの場合には２２の処
理を行ない、Ｙｅｓの場合、すなわちイメージ発生の場
合には、新たに押下されたキーの検出処理（２２の処理
）、コード出力処理（２３の処理）。
発生していたか否かを調べる。Ｎｏの場合には２２の処
理を行ない、Ｙｅｓの場合、すなわちイメージ発生の場
合には、新たに押下されたキーの検出処理（２２の処理
）、コード出力処理（２３の処理）。
及び転送処理（２４の処理）をスキラグする。
２２、メモリＡとメモリＢの内容を比較する。ここでの
処理内容はオフ（“１″）からオン（°０″）に変化し
たキースイッチを検出（１個とは限らない。１個あるい
は複数のキー）するものである。メモリＢは第１図図示
のメモリ４に対応する。すなわち、メモリＢの内容が、
先にメモリ４について述べた如き前回のキー状態信号で
ある。次に２３の処理を行なう。
処理内容はオフ（“１″）からオン（°０″）に変化し
たキースイッチを検出（１個とは限らない。１個あるい
は複数のキー）するものである。メモリＢは第１図図示
のメモリ４に対応する。すなわち、メモリＢの内容が、
先にメモリ４について述べた如き前回のキー状態信号で
ある。次に２３の処理を行なう。
２３、オフ（１１つからオン（′″０つに変化したキー
スイッチのマ） ＩＪクス上の位置及びその組合せに従
い、コードを求め、出力する。次に２４の処理を行なう
。
スイッチのマ） ＩＪクス上の位置及びその組合せに従
い、コードを求め、出力する。次に２４の処理を行なう
。
２４、メモリＡの内容をメモＩＪ Ｈに転送し、メモリ
Ｂの内容を更新する。
Ｂの内容を更新する。
なお、第５図において葛は本装置の図示しないカバーに
取りつけたスイッチであり、修理等の際にカバーは開け
ると閉成されてＤＡＴＡ“０１ない１、ＤＡＴＡ”６″
をローレベルとしキーボードからのデータ出力を禁止す
るものである。
取りつけたスイッチであり、修理等の際にカバーは開け
ると閉成されてＤＡＴＡ“０１ない１、ＤＡＴＡ”６″
をローレベルとしキーボードからのデータ出力を禁止す
るものである。
以上の説明から明らかなように、本発明によれば簡単な
構成、アルゴリズムにより、複数の千−の同時押下によ
る入力を許して、イメージの発生を防止することができ
る。
構成、アルゴリズムにより、複数の千−の同時押下によ
る入力を許して、イメージの発生を防止することができ
る。
第１図は本発明の１実施例システム構成を示す図、第２
図は本発明が適用されるシステムで各回路に与えるタイ
ミング信号を説明する図、第３図は本発明が適用される
システムによる処理の流れを説明する図、第４図はイメ
ージ発生状態で得られるピット列を示す図、第５図はキ
ーボードの１構成例を示す図、第６図はイメージ発生状
態を示す図である。 ■・・・キーボード ２・・・キー検出回路 ３・・・転送回路 ・ ４・・・メモリ ５・・・イメージ検出回路 ６・・・比較器 ７・・・デコーダ １５・・・タイミング発生器 Ｄｐないしり、・・・ダイオード ルグないし八と「・・・抵抗 ｓｍｇないし８？６・・キースイッチ ＄ １ 図 第 ２ 図 （ｅ）建牧５
図は本発明が適用されるシステムで各回路に与えるタイ
ミング信号を説明する図、第３図は本発明が適用される
システムによる処理の流れを説明する図、第４図はイメ
ージ発生状態で得られるピット列を示す図、第５図はキ
ーボードの１構成例を示す図、第６図はイメージ発生状
態を示す図である。 ■・・・キーボード ２・・・キー検出回路 ３・・・転送回路 ・ ４・・・メモリ ５・・・イメージ検出回路 ６・・・比較器 ７・・・デコーダ １５・・・タイミング発生器 Ｄｐないしり、・・・ダイオード ルグないし八と「・・・抵抗 ｓｍｇないし８？６・・キースイッチ ＄ １ 図 第 ２ 図 （ｅ）建牧５
Claims (1)
- マトリクス配列構造のキーボードをスキャンすることに
より該キーボード上の各キーの押下状態を示す現在のキ
ー状態信号を得、該現在のキー状態信号と前回スキャン
時に得られたキー状態信号と比較することにより、新た
な押下キーを検出し、当該押下キーによるキーコードを
送出するキーボード入力装置において、上記前回のキー
状態信号を上記現在のキー状態信号で更新するキー状態
更新手段と、イメージが発生したか、否か、を検出する
イメージ検出手段を設け、該イメージ検出手段は、上記
現在のキー状態信号の異なったスキャンラインによって
得られているビット列の比較によりイメージを検出した
場合には上記キー状態信号更新手段による更新処理及び
上記キーコードの送出処理を禁止するように構成したこ
とを特徴とするキーボード入力装置におけるイメージ発
生防止方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60009701A JPS61169926A (ja) | 1985-01-22 | 1985-01-22 | キ−ボ−ド入力装置におけるイメ−ジ発生防止方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60009701A JPS61169926A (ja) | 1985-01-22 | 1985-01-22 | キ−ボ−ド入力装置におけるイメ−ジ発生防止方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61169926A true JPS61169926A (ja) | 1986-07-31 |
| JPH0470647B2 JPH0470647B2 (ja) | 1992-11-11 |
Family
ID=11727533
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60009701A Granted JPS61169926A (ja) | 1985-01-22 | 1985-01-22 | キ−ボ−ド入力装置におけるイメ−ジ発生防止方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61169926A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62135919A (ja) * | 1985-12-10 | 1987-06-18 | Oki Electric Ind Co Ltd | キ−ボ−ド装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6155725A (ja) * | 1984-08-28 | 1986-03-20 | Fujitsu Ltd | キ−ボ−ド装置 |
| JPS61143829A (ja) * | 1984-12-14 | 1986-07-01 | Canon Inc | 入力制御装置 |
-
1985
- 1985-01-22 JP JP60009701A patent/JPS61169926A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6155725A (ja) * | 1984-08-28 | 1986-03-20 | Fujitsu Ltd | キ−ボ−ド装置 |
| JPS61143829A (ja) * | 1984-12-14 | 1986-07-01 | Canon Inc | 入力制御装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62135919A (ja) * | 1985-12-10 | 1987-06-18 | Oki Electric Ind Co Ltd | キ−ボ−ド装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0470647B2 (ja) | 1992-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4141268A (en) | Keyboard apparatus for an electronic musical instrument | |
| US4607385A (en) | Character recognition apparatus | |
| WO1983001848A1 (en) | Memory security system | |
| KR930016880A (ko) | 전자장치 및 그것의 고정정보 수정방법 | |
| EP0260433A2 (en) | Multi-address space control method | |
| JP2885600B2 (ja) | 半導体集積回路 | |
| JPS61169926A (ja) | キ−ボ−ド入力装置におけるイメ−ジ発生防止方式 | |
| US4912712A (en) | Fault detection circuit capable of detecting burst errors in an LRU memory | |
| JPS60181911A (ja) | キ−ボ−ド入力装置におけるイメ−ジ発生防止方式 | |
| EP1736995A1 (en) | Check method of temporary storage circuit in electronic control unit | |
| US5007056A (en) | Processing circuit having an error detecting and correcting circuit therein | |
| JPH06103469B2 (ja) | メモリ制御回路 | |
| JP2518333B2 (ja) | 記憶装置 | |
| JP2567986B2 (ja) | データ処理システム | |
| US5375231A (en) | Control memory error correcting apparatus | |
| JPH06175888A (ja) | 異常アクセス検出回路 | |
| JP2521087B2 (ja) | 画像輪郭ビットの生成方法 | |
| KR100202611B1 (ko) | 키이보드 스캔장치 | |
| JPH04341999A (ja) | 論理ｉｃの誤動作防止回路 | |
| JPH05158810A (ja) | 誤り検出回路 | |
| JPH04364577A (ja) | 特定データパターン検出方法 | |
| JPH01273152A (ja) | キャッシュメモリ制御方式 | |
| JPH0338752A (ja) | 記憶装置 | |
| JPS5816556B2 (ja) | エラ−検出方式 | |
| JPS6318442A (ja) | 出力保護回路 |