JPS61175809A - クロツク制御装置 - Google Patents
クロツク制御装置Info
- Publication number
- JPS61175809A JPS61175809A JP60016776A JP1677685A JPS61175809A JP S61175809 A JPS61175809 A JP S61175809A JP 60016776 A JP60016776 A JP 60016776A JP 1677685 A JP1677685 A JP 1677685A JP S61175809 A JPS61175809 A JP S61175809A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- output
- signal
- switching
- processing speed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明はマイクロプロセッサの処理速ａｔ−可変とする
のに適したクロック制回装置に関する。
のに適したクロック制回装置に関する。
マイクロプロセッサを搭載するシステムでは、マイクロ
プロセッサの処理スピード（ＣＰＵへ供給するシステム
クロック〕変更要求が生じた際、そのクロックの発生源
である発振器を変換あるいは機械的処理により対応して
いた。従って、これら変更を行なう場合、非常に煩わし
い作業が必要となり熟練者ｔ−要していた。又、ユーザ
が処理要求スピードの変更が出来ないため柔軟性・拡張
性に富んた使用が出来ないといった問題もあった。従来
よりスイッチによってクロックの切替えを行なうといっ
た手法が存在するが、この場合、−担電源をＯＦＦする
必要があり、処理効率悪化の一因となっていた。
プロセッサの処理スピード（ＣＰＵへ供給するシステム
クロック〕変更要求が生じた際、そのクロックの発生源
である発振器を変換あるいは機械的処理により対応して
いた。従って、これら変更を行なう場合、非常に煩わし
い作業が必要となり熟練者ｔ−要していた。又、ユーザ
が処理要求スピードの変更が出来ないため柔軟性・拡張
性に富んた使用が出来ないといった問題もあった。従来
よりスイッチによってクロックの切替えを行なうといっ
た手法が存在するが、この場合、−担電源をＯＦＦする
必要があり、処理効率悪化の一因となっていた。
本発明は上記欠点に鑑みてなづれたものであり、マイク
ロプロセッサの処理スピード全キーメート入力等により
切替えることにより、システム゛電源を落丁ことなく処
理スピードの切替えを容易に実現可能としたクロック制
−装Ｒ’を提供することを目的とする。
ロプロセッサの処理スピード全キーメート入力等により
切替えることにより、システム゛電源を落丁ことなく処
理スピードの切替えを容易に実現可能としたクロック制
−装Ｒ’を提供することを目的とする。
本発明は、キーゲードユニットヲ介してマイクロプロセ
ッサの処理スピード切替え要求が送られてきたときその
要求を本発明で提供するクロック制―装置で実現する構
成とした。このクロック制―装置は、上記要求を検出す
るデコーダと、このデコー ダにより切替え要求が検出
きれたときデータバス上の任意ピットに割付けられた内
容がセットｇれるフリップ７０ツグと、同じく処理スピ
ードの切替え要求が検出された状態であらかじめ定義さ
れた時間幅の・母ルスを生成しクロックの切替えタイは
ングを決定するモノステーブル回路と、フリップ７０ツ
グ出力を入力として得上記モノステーブル回路出力によ
ってクロック切替えタイはングを生成する上記とは別の
７リツプフロツプと、任意発振周波数を持つ複数の発振
器出力を入力として得、上記フリラグフロッグ出力に基
ついて選択切替えを行ない所望のクロックを供給するセ
レクタで構成される。
ッサの処理スピード切替え要求が送られてきたときその
要求を本発明で提供するクロック制―装置で実現する構
成とした。このクロック制―装置は、上記要求を検出す
るデコーダと、このデコー ダにより切替え要求が検出
きれたときデータバス上の任意ピットに割付けられた内
容がセットｇれるフリップ７０ツグと、同じく処理スピ
ードの切替え要求が検出された状態であらかじめ定義さ
れた時間幅の・母ルスを生成しクロックの切替えタイは
ングを決定するモノステーブル回路と、フリップ７０ツ
グ出力を入力として得上記モノステーブル回路出力によ
ってクロック切替えタイはングを生成する上記とは別の
７リツプフロツプと、任意発振周波数を持つ複数の発振
器出力を入力として得、上記フリラグフロッグ出力に基
ついて選択切替えを行ない所望のクロックを供給するセ
レクタで構成される。
上記構成とすることによりマイクログロセッ・丈の処理
スピードが自動的に且つ複数棟の処理スピードへ切替え
が可能となる。又、ユーザもハンドリングなしで任意の
処理スピードに設定出来る。
スピードが自動的に且つ複数棟の処理スピードへ切替え
が可能となる。又、ユーザもハンドリングなしで任意の
処理スピードに設定出来る。
以下、図面を使用して本発明実施例につき詳細に説明す
る。第１図は本発明が実現されるマイクログロセッサシ
ステムの構成例を示すブロック図である。図において、
ｌはシステム全体を制いするマイクログロセッｖ （ｌ
ＡｃＦ’Ｕ） Ｔｆす、米国ＩＮＩＥＬ社より販売され
ている１６ビツトマイクログロセツプ８０８８相当を使
用するものとする。２はタイミング信号発生回％（ＴＧ
）Ｔ：あり、上記マイクロプロセッサに対し、クロック
、リセット、レディ信号等各種タイピング信号を生成出
力する回路群で構成される。３は上記マイクロプロセッ
サ１に対し供給逼れるクロックの源を作る発振器群であ
る。４はシステムプログラム全格納するＲ Ｏｋｉ″′
Ｃあり、マイクログロセッ″ｔｊ′ｌはこの１０グラム
を逐次続出し実行する。５はシステムプログラムが使用
するＲＡＭである。６はキーｌ−ドユニット（ＫＢ）７
′ｆｔコントロールするキーデートコントローラ（ＫＢ
Ｃ）、８ 、ｇはその他人出力デバイスを制阻する回路
群（ＶＯＣ）である。上記マイクログロセッ”１１％Ｒ
ＯＭ＊、ＲＡＭ５、キーデートコントローラ６、回路群
８．９はシステムバス７（／に共通に接続嘔れる。
る。第１図は本発明が実現されるマイクログロセッサシ
ステムの構成例を示すブロック図である。図において、
ｌはシステム全体を制いするマイクログロセッｖ （ｌ
ＡｃＦ’Ｕ） Ｔｆす、米国ＩＮＩＥＬ社より販売され
ている１６ビツトマイクログロセツプ８０８８相当を使
用するものとする。２はタイミング信号発生回％（ＴＧ
）Ｔ：あり、上記マイクロプロセッサに対し、クロック
、リセット、レディ信号等各種タイピング信号を生成出
力する回路群で構成される。３は上記マイクロプロセッ
サ１に対し供給逼れるクロックの源を作る発振器群であ
る。４はシステムプログラム全格納するＲ Ｏｋｉ″′
Ｃあり、マイクログロセッ″ｔｊ′ｌはこの１０グラム
を逐次続出し実行する。５はシステムプログラムが使用
するＲＡＭである。６はキーｌ−ドユニット（ＫＢ）７
′ｆｔコントロールするキーデートコントローラ（ＫＢ
Ｃ）、８ 、ｇはその他人出力デバイスを制阻する回路
群（ＶＯＣ）である。上記マイクログロセッ”１１％Ｒ
ＯＭ＊、ＲＡＭ５、キーデートコントローラ６、回路群
８．９はシステムバス７（／に共通に接続嘔れる。
第２図は本発明の実施例を示すブロック図であり、第１
図に示したタイミング信号発生回路２、発振器群３周辺
の詳細な回路構成が示芒れている。
図に示したタイミング信号発生回路２、発振器群３周辺
の詳細な回路構成が示芒れている。
図において２１．２２は異なる任意の発振周波数■、ｏ
１に出力する発振器（Ｏ３Ｃ）である。この発振器ｚｉ
、ｚｚ出力はセレクタ２３へ供給賂れる。セレクタ２３
１に介して選択出力芒れた発振器出力＠はクロックツエ
ネレータ２４へ供給芒れる。
１に出力する発振器（Ｏ３Ｃ）である。この発振器ｚｉ
、ｚｚ出力はセレクタ２３へ供給賂れる。セレクタ２３
１に介して選択出力芒れた発振器出力＠はクロックツエ
ネレータ２４へ供給芒れる。
２５はコマンド検出デコーダ（ＤＥＣ）である。
コマンド検出デコーダ２５は、マイクロプロセッサ１の
処理スピー、ドを可変とするため供給すべきクロックの
切替えを行なうコマンドの到来を検出し、その結果０を
フリップ７０ツグ２６、モノステーブル回路２７．２８
へ伝エル。コマンド検出デコーダ２５はマイクログロセ
ッＶｔから供給でれるアドレスデータＡＤＲ■、入出カ
リ−トン−）イト信号ＩＯＷ ／ ＩＯＲＯｋ通じて処
理スピードの切替え要求をＭｔ識する。フリッグ７ｏッ
グ２６のデータ入力１子にはデータバス３３上の任意の
ピットに割付けられた内容、即ち、発振器２１．２２の
いずれへ切替えるかを指定するピット内容かセットされ
、この内容はモノステーブル回ｗ６２７の出力と共にク
ロック切替えモードフラグ（フリップ７０ツｆ３０）へ
供給される。クロック切替えモードフラグ３Ｕの出力０
はセレクタ２３に対しクロック切替えのタイミングを与
える。モノステーブル回路２７．２８は、それぞれクロ
ック切替えフラグ３０をセットするためのクロックの前
後にシステムリセットを行なうリセット信号生成のため
に設けられる。
処理スピー、ドを可変とするため供給すべきクロックの
切替えを行なうコマンドの到来を検出し、その結果０を
フリップ７０ツグ２６、モノステーブル回路２７．２８
へ伝エル。コマンド検出デコーダ２５はマイクログロセ
ッＶｔから供給でれるアドレスデータＡＤＲ■、入出カ
リ−トン−）イト信号ＩＯＷ ／ ＩＯＲＯｋ通じて処
理スピードの切替え要求をＭｔ識する。フリッグ７ｏッ
グ２６のデータ入力１子にはデータバス３３上の任意の
ピットに割付けられた内容、即ち、発振器２１．２２の
いずれへ切替えるかを指定するピット内容かセットされ
、この内容はモノステーブル回ｗ６２７の出力と共にク
ロック切替えモードフラグ（フリップ７０ツｆ３０）へ
供給される。クロック切替えモードフラグ３Ｕの出力０
はセレクタ２３に対しクロック切替えのタイミングを与
える。モノステーブル回路２７．２８は、それぞれクロ
ック切替えフラグ３０をセットするためのクロックの前
後にシステムリセットを行なうリセット信号生成のため
に設けられる。
２９はオアゲートである。オアｆ −ト２９へは電源投
入時に自動発生芒れるパワーオンクリア信号■（リセッ
ト信号発生回路３２出力）と上記モノステーブル回路２
８出力■を検出し、その論理和結果（９全クロツクツエ
ネレータ２４へ供給する。３）はドライバである。ドラ
イバ３ノは、クロック切替えモードフラグ３０のスティ
タスをデータバス３３上に出力するために設りられる。
入時に自動発生芒れるパワーオンクリア信号■（リセッ
ト信号発生回路３２出力）と上記モノステーブル回路２
８出力■を検出し、その論理和結果（９全クロツクツエ
ネレータ２４へ供給する。３）はドライバである。ドラ
イバ３ノは、クロック切替えモードフラグ３０のスティ
タスをデータバス３３上に出力するために設りられる。
第３図は本発明実施例の動作を示すタイピングチャート
である。図示したＯ枠内記号社第１図・第２図に示した
それと同じ位置の信号を示すものとする。
である。図示したＯ枠内記号社第１図・第２図に示した
それと同じ位置の信号を示すものとする。
以下、本発明実施例の動作につき詳細に説明する。
まず、キーボードユニット７からマイクロプロセッサｌ
の処理スピード切り替え要求が発せられる。このことか
キーＩ−ドコントローラ６を介してマイクロプロセッサ
ノに到達することにより以降に述べるクロック切替え動
作かスタートする。
の処理スピード切り替え要求が発せられる。このことか
キーＩ−ドコントローラ６を介してマイクロプロセッサ
ノに到達することにより以降に述べるクロック切替え動
作かスタートする。
１ず、マイクロプロセッサノは上記要Ｘを受は付けると
信号０．０１通じて任意の処理スピード切り替えコマン
ドをコマンド検出デコーダ２５へ出力する。コマンド検
出デコーダ２５は切り替えコマンドを検出すると、信号
０を生成出力する。そしてデータバス３３上の任意のピ
ットに割り付けられた（発振器２１．２２のいずれかへ
切り替えるかを指定ビット）内容をフリッグフロッｆｚ
６へセットする。信号０は更に、モノステーブル回路２
７．２８へも供給され、このことにより各々あらかじめ
定義芒れた時間幅のワンショットハルス０．０を出力す
る。
信号０．０１通じて任意の処理スピード切り替えコマン
ドをコマンド検出デコーダ２５へ出力する。コマンド検
出デコーダ２５は切り替えコマンドを検出すると、信号
０を生成出力する。そしてデータバス３３上の任意のピ
ットに割り付けられた（発振器２１．２２のいずれかへ
切り替えるかを指定ビット）内容をフリッグフロッｆｚ
６へセットする。信号０は更に、モノステーブル回路２
７．２８へも供給され、このことにより各々あらかじめ
定義芒れた時間幅のワンショットハルス０．０を出力す
る。
モノステーブル回路２７により生成される信ち０はフリ
ップフロッグ２６の内容をクロック切り替えフラグ２０
ヘセツトするように作用する。クロック切り替え信号［
Ｆ］はセレクタ２３へ供給され発振器２１．２２出力で
あるｃｅｓるいは０のいずれかに切り替えられ、■信号
としてクロックツエネレータ２４へ供給袋れる。そして
クロックツエネレータ２４からクロック信号すを出力し
マイクロプロセッサ１へ供給する。
ップフロッグ２６の内容をクロック切り替えフラグ２０
ヘセツトするように作用する。クロック切り替え信号［
Ｆ］はセレクタ２３へ供給され発振器２１．２２出力で
あるｃｅｓるいは０のいずれかに切り替えられ、■信号
としてクロックツエネレータ２４へ供給袋れる。そして
クロックツエネレータ２４からクロック信号すを出力し
マイクロプロセッサ１へ供給する。
このことによりマイクロプロセッサ１のクロックが切り
替えられたことになる。モノステーブル回路２８により
生成される信号０はオアゲート２９を介しでクロックジ
ェネレータ２４へ供給きれシステムリセット信号ａとな
る。このシステムリセット信号ａはマイクロプロセッサ
１及びその他回路群のイニシャライズｔ＊行しプログラ
ムの？’）実行を行う。
替えられたことになる。モノステーブル回路２８により
生成される信号０はオアゲート２９を介しでクロックジ
ェネレータ２４へ供給きれシステムリセット信号ａとな
る。このシステムリセット信号ａはマイクロプロセッサ
１及びその他回路群のイニシャライズｔ＊行しプログラ
ムの？’）実行を行う。
クロックの切り替えタイミング即ち、フリップフロッグ
３０セツトａシステムのリセット期曲中に必ず実行され
なければならない。信号■の出力期間はコマンド検出デ
コーダ２５は余止芒れている。プログラム実行中マイク
ロプロセッサ１はスティタスドライバ３１ｆ介してフリ
ップフロッグ３０のスティタスを読むことが可能である
。
３０セツトａシステムのリセット期曲中に必ず実行され
なければならない。信号■の出力期間はコマンド検出デ
コーダ２５は余止芒れている。プログラム実行中マイク
ロプロセッサ１はスティタスドライバ３１ｆ介してフリ
ップフロッグ３０のスティタスを読むことが可能である
。
以上動作によりキーボードユニット７（キーメートに頻
するものでも良い）のオペレーションで処理スピードの
切り替えをハンドリングなしに行うことができる。
するものでも良い）のオペレーションで処理スピードの
切り替えをハンドリングなしに行うことができる。
以上説明の様に本発明によれは、マイクロプロセッサの
処理スピードを自動的に且つ複数種の処理スピードに切
替えることが可能となる。
処理スピードを自動的に且つ複数種の処理スピードに切
替えることが可能となる。
又、ユーザか任意の処理スピードにハンドリングなしで
容易に設定できる様になる。本発明は特に、ソフトウェ
アの互換性を得るとき、ソフトウェアにタイマ（グログ
ラムのループで特定の時間を確保する）を使用している
とき必要となる機能である６
容易に設定できる様になる。本発明は特に、ソフトウェ
アの互換性を得るとき、ソフトウェアにタイマ（グログ
ラムのループで特定の時間を確保する）を使用している
とき必要となる機能である６
第１図は本発明が実現されるマイクロプロセッサシステ
ムの構成例を示すブロック図、第２図は本発明の実施例
を示すブロック図、第３図は本発明実施例の動作を示す
タイばングテヤートである。 １・・・マイクロプロセッサ、７・・・キーカートユニ
ット、２１．２２・・・発振Ｒ％２３・・・セレクタ、
２５・・・コマンド検出デコーダ、２６．３０・・・フ
リラグフロッグ、２７．２８・・・モノステーブル回路
、２９・・・オアゲート。 出願人代理人 升理土鈴 圧式 彦 第１図
ムの構成例を示すブロック図、第２図は本発明の実施例
を示すブロック図、第３図は本発明実施例の動作を示す
タイばングテヤートである。 １・・・マイクロプロセッサ、７・・・キーカートユニ
ット、２１．２２・・・発振Ｒ％２３・・・セレクタ、
２５・・・コマンド検出デコーダ、２６．３０・・・フ
リラグフロッグ、２７．２８・・・モノステーブル回路
、２９・・・オアゲート。 出願人代理人 升理土鈴 圧式 彦 第１図
Claims (1)
- 外部から与えられるプロセッサの処理スピード切替え要
求を検出するデコーダと、このデコーダにより切替え要
求が検出されたとき、データバス上の任意ビットに割付
けられた内容がセットされる第１のフリップフロップと
、上記デコーダにより切替え要求が検出されたとき、あ
らかじめ定義された時間幅のパルスを生成し、それぞれ
、クロックの切替えタイミング、リセットタイミングを
決定する第１・第２のモノステーブル回路と、上記第１
のフリップフロップ出力を入力として得、上記第１のモ
ノステーブル回路出力によりクロック切替えタイミング
を生成する第２のフリップフロップと、任意発振周波数
を持つ複数の発振器出力を入力として得、上記第２のフ
リップフロップ出力に基ついて選択切替えを行ない所望
のクロックを供給するセレクタとを具備することを特徴
とするクロック制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60016776A JPS61175809A (ja) | 1985-01-31 | 1985-01-31 | クロツク制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60016776A JPS61175809A (ja) | 1985-01-31 | 1985-01-31 | クロツク制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61175809A true JPS61175809A (ja) | 1986-08-07 |
Family
ID=11925600
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60016776A Pending JPS61175809A (ja) | 1985-01-31 | 1985-01-31 | クロツク制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61175809A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63124082A (ja) * | 1986-11-13 | 1988-05-27 | 日本電気株式会社 | 情報処理・表示装置 |
| JPH0250715A (ja) * | 1988-08-12 | 1990-02-20 | Nec Corp | クロック制御装置 |
| JPH0467216A (ja) * | 1990-07-06 | 1992-03-03 | Hitachi Ltd | 情報処理装置およびクロック切り換え方法 |
| JPH0677761U (ja) * | 1993-04-26 | 1994-11-01 | 炳鑑 謝 | 万能トレーニング ボール |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS608920A (ja) * | 1983-06-28 | 1985-01-17 | Sharp Corp | 電子計算機 |
-
1985
- 1985-01-31 JP JP60016776A patent/JPS61175809A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS608920A (ja) * | 1983-06-28 | 1985-01-17 | Sharp Corp | 電子計算機 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63124082A (ja) * | 1986-11-13 | 1988-05-27 | 日本電気株式会社 | 情報処理・表示装置 |
| JPH0250715A (ja) * | 1988-08-12 | 1990-02-20 | Nec Corp | クロック制御装置 |
| JPH0467216A (ja) * | 1990-07-06 | 1992-03-03 | Hitachi Ltd | 情報処理装置およびクロック切り換え方法 |
| JPH0677761U (ja) * | 1993-04-26 | 1994-11-01 | 炳鑑 謝 | 万能トレーニング ボール |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0215236B1 (en) | Data processing machine | |
| US4870299A (en) | Dynamic switching circuit for multiple asynchronous clock sources | |
| JPS61175809A (ja) | クロツク制御装置 | |
| EP0499178A1 (en) | System clock switching mechanism for microprocessor | |
| JPH0464431B2 (ja) | ||
| JP2000029670A (ja) | 乱数生成方式 | |
| JP2004180417A (ja) | 複数モータ同時制御方法、複数モータ制御システム、複数モータ制御用パルス発生回路及び複数モータ制御用パルス発生ｉｃ | |
| JP3314791B2 (ja) | マルチプロセッサシステムの同期化方式 | |
| JP3584342B2 (ja) | 複数ｉｃの同期動作スタート／ストップ制御システム | |
| JPS61184638A (ja) | 情報処理装置 | |
| JP3849100B2 (ja) | 同期動作制御ｉｃ | |
| JPS6255186B2 (ja) | ||
| JP2004078642A (ja) | 割込み制御回路 | |
| JP2525635B2 (ja) | プログラムイネ―ブルフラグ生成回路 | |
| JPH01112335A (ja) | 電子機器 | |
| JPS61136115A (ja) | マイクロコンピユ−タシステムの基本クロツク発生回路 | |
| SU1437863A1 (ru) | Устройство дл распределени заданий процессорам | |
| JP3229078B2 (ja) | データ解析処理方法 | |
| JPH1049248A (ja) | マイクロコンピュータ | |
| JPH06105286B2 (ja) | 自動試験機能を有する電子回路パッケ−ジ | |
| JPH02148202A (ja) | プログラム・タイマ | |
| JPH025133A (ja) | 動作速度可変形コンピュータシステム | |
| JPS62144219A (ja) | Ｃｐｕクロツク設定方式 | |
| JPS6019823B2 (ja) | 情報処理装置 | |
| JPH04171513A (ja) | クロック発生回路 |