JPS608920A - 電子計算機 - Google Patents
電子計算機Info
- Publication number
- JPS608920A JPS608920A JP58117994A JP11799483A JPS608920A JP S608920 A JPS608920 A JP S608920A JP 58117994 A JP58117994 A JP 58117994A JP 11799483 A JP11799483 A JP 11799483A JP S608920 A JPS608920 A JP S608920A
- Authority
- JP
- Japan
- Prior art keywords
- processing
- high speed
- speed
- low speed
- oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Sources (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
く技術分野〉
本発明は小型コンピュータ、電訳機などの電子計算機に
関し、特に機器の動作スピードを変更することにより、
消費電力の低減を計るとともに機器の処理スピードを改
善したものである。
関し、特に機器の動作スピードを変更することにより、
消費電力の低減を計るとともに機器の処理スピードを改
善したものである。
〈従来技術〉
一般に機器の動作スピードと消費電力は反比例の関係に
ある。これに対し、従来の電池駆動型の電子計算機にあ
っては第１図に示す如く、動作速度（マシンサイクル）
を決める発振子Ｚが１個・ ＣＰＵに設けただけのもの
かほとんどである。。
ある。これに対し、従来の電池駆動型の電子計算機にあ
っては第１図に示す如く、動作速度（マシンサイクル）
を決める発振子Ｚが１個・ ＣＰＵに設けただけのもの
かほとんどである。。
このため、動作スピードを優先させると消費電力が増し
て長時間もしくは長期間の使用に耐えられず、又使用時
間もしくは使用期間を優先させると動作スピードが落ち
て高速処理が期待できないという問題があった。
て長時間もしくは長期間の使用に耐えられず、又使用時
間もしくは使用期間を優先させると動作スピードが落ち
て高速処理が期待できないという問題があった。
く目 的〉
本発明はかかる従来の問題に鑑みて成されたもので、そ
の目的とするところは、キー人力命令もしくはプログラ
ム命令に応じて適宜機器のマシンサイクルを変更するこ
とにより、たとえば表示。
の目的とするところは、キー人力命令もしくはプログラ
ム命令に応じて適宜機器のマシンサイクルを変更するこ
とにより、たとえば表示。
キー人力（プログラム入力）時は低速で作動させ演算な
ど内部処理の時は高速で作動させることにより、低消費
電力型で而も全体として処理スピードの改善された電子
計算機を提供することにある。
ど内部処理の時は高速で作動させることにより、低消費
電力型で而も全体として処理スピードの改善された電子
計算機を提供することにある。
〈実施例〉
以下図にもとついて本発明の詳細な説明する。
第２図は本発明に係る電子計算機の概略構成図である。
図において、１はＣＰＵ（中央演算処理装置）、２はキ
ーボード、３は表示用メモリ、４は表示装置を示し、こ
れらは図示の如く接続されている。
ーボード、３は表示用メモリ、４は表示装置を示し、こ
れらは図示の如く接続されている。
５はＣＰＵＩに接続されたクロックジェネレータ、６は
発振子７もしくは８を前記クロックジェネレータ５に切
替え接続する切替えゲートでありこの切替えゲート６は
ＣＰＵＩに設けられた一種のフリップフロップから成る
出力バッファＦの出力に応答してゲート制御を行なう。
発振子７もしくは８を前記クロックジェネレータ５に切
替え接続する切替えゲートでありこの切替えゲート６は
ＣＰＵＩに設けられた一種のフリップフロップから成る
出力バッファＦの出力に応答してゲート制御を行なう。
前記発振子７，８はＣＰＵＩのマシンサイクルを決定す
るためのものであり、共に水晶振動子で構成されている
が、その発振周波数は発振子７の方が高いものが使用さ
れている。すなわち、発振子７は高速処理用、今一つの
発振子８は低速処理用として使用される。
るためのものであり、共に水晶振動子で構成されている
が、その発振周波数は発振子７の方が高いものが使用さ
れている。すなわち、発振子７は高速処理用、今一つの
発振子８は低速処理用として使用される。
第３図は動作フローチャートであり、この図にもとづい
て詳細に動作を説明する。
て詳細に動作を説明する。
通常ＣＰＵＩは出力バッファＦをリセットし、そのリセ
ット出力により低速処理用発振子８をクロックジェネレ
ータ５に接続して低速モード状態となっていて、キーに
よるユーザープログラムなどの入力時はこの状態で受け
入れる。そして、ユーザープログラムの入力を終えると
、すなわちＣＰＵ１はユーザープログラムの終了ステー
トメントを検出すると、前記出力バッファＦをセットし
、クロックジェネレータ５に高速処理用発振子７を接続
して高速モード状態となり、高速で演算等の内部処理を
実行する。
ット出力により低速処理用発振子８をクロックジェネレ
ータ５に接続して低速モード状態となっていて、キーに
よるユーザープログラムなどの入力時はこの状態で受け
入れる。そして、ユーザープログラムの入力を終えると
、すなわちＣＰＵ１はユーザープログラムの終了ステー
トメントを検出すると、前記出力バッファＦをセットし
、クロックジェネレータ５に高速処理用発振子７を接続
して高速モード状態となり、高速で演算等の内部処理を
実行する。
そして、その内部処理を終えると再びＣＰＵ １は出力
バッファＦをリセットして低速モード状態となり、この
状態で前記内部処理にもとづく結果を表示する。
バッファＦをリセットして低速モード状態となり、この
状態で前記内部処理にもとづく結果を表示する。
このようにして、キー人力、表示など特に高速処理が不
要なときは消費電力が小さくなるよう低速動作で処理し
、内部処理など一般的に処理に時間を要するときは高速
動作で処理して実行時間の短縮を行なっている。
要なときは消費電力が小さくなるよう低速動作で処理し
、内部処理など一般的に処理に時間を要するときは高速
動作で処理して実行時間の短縮を行なっている。
なお、上記した例の如くプログラム制御方式によるマシ
ンサイクルの切替えの他に、第４図に示す様に、”ＨＣ
ＬＯＣＫ”又は”ＬＣＬＯＣＫ”を入力して出力バッフ
ァＦをセット、リセットするとか、或いは単にオン、オ
フキーによって出力バラ “ファＦをセットしてもよい
。更に、通常は低速処理を行ない、内部処理の開始信号
に関連して高速処理に切替えるとともに、同処理の終了
信号に関連して低速処理に切替えるようにしてもよい。
ンサイクルの切替えの他に、第４図に示す様に、”ＨＣ
ＬＯＣＫ”又は”ＬＣＬＯＣＫ”を入力して出力バッフ
ァＦをセット、リセットするとか、或いは単にオン、オ
フキーによって出力バラ “ファＦをセットしてもよい
。更に、通常は低速処理を行ない、内部処理の開始信号
に関連して高速処理に切替えるとともに、同処理の終了
信号に関連して低速処理に切替えるようにしてもよい。
く効 果〉
以−りの様に本発明の電子計算機は、ＣＰＵの発振周波
数（マシンサイクル）を複数段に変更し得る手段を具え
、キー人力命令もしくはプログラム命令に応じて適宜機
器のマシンサイクルを変更し得るようにしたから、消費
電力を低減し且つ処理スピードを改善することができる
ので、電池駆動型の電子計算機に供して最適である。
数（マシンサイクル）を複数段に変更し得る手段を具え
、キー人力命令もしくはプログラム命令に応じて適宜機
器のマシンサイクルを変更し得るようにしたから、消費
電力を低減し且つ処理スピードを改善することができる
ので、電池駆動型の電子計算機に供して最適である。
第１図は従来機器の要部構成図、第２図は本発明機器の
ブロック構成図、第３図及び第４図（１）。 （２）は動作を説明するためのフローチャートである。 １はＣＰＵ、５はクロックジェネレータ、６は切替えゲ
ート、７及び８は発振子、Ｆは出力バッファ。 ■代理人 弁理士 福 士 愛 彦（他２名）第２図 ＨＣＬＯＣＫ ＬＣＬＯＣＫ 第３ 図 ＲＥｒＬＩＲＮ ＲＥＴＵＲＮ （／） ｔ２ノ 第 ４ 図
ブロック構成図、第３図及び第４図（１）。 （２）は動作を説明するためのフローチャートである。 １はＣＰＵ、５はクロックジェネレータ、６は切替えゲ
ート、７及び８は発振子、Ｆは出力バッファ。 ■代理人 弁理士 福 士 愛 彦（他２名）第２図 ＨＣＬＯＣＫ ＬＣＬＯＣＫ 第３ 図 ＲＥｒＬＩＲＮ ＲＥＴＵＲＮ （／） ｔ２ノ 第 ４ 図
Claims (1)
- １、ＣＰＵの発振周波数（マシンサイクル）を複数段に
変更し得る手段を具え、キー人力命令もしくはプログラ
ム命令に応じて適宜機器のマシンサイクルを変更し得る
ようにして成ることを特徴とする電子計算機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58117994A JPS608920A (ja) | 1983-06-28 | 1983-06-28 | 電子計算機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58117994A JPS608920A (ja) | 1983-06-28 | 1983-06-28 | 電子計算機 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS608920A true JPS608920A (ja) | 1985-01-17 |
Family
ID=14725397
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58117994A Pending JPS608920A (ja) | 1983-06-28 | 1983-06-28 | 電子計算機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS608920A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61175809A (ja) * | 1985-01-31 | 1986-08-07 | Toshiba Corp | クロツク制御装置 |
| JPS62262117A (ja) * | 1986-05-08 | 1987-11-14 | Seiko Epson Corp | 情報処理装置 |
| JPH01292416A (ja) * | 1988-05-19 | 1989-11-24 | Fuji Facom Corp | プロセッサの消費電力低減方式 |
| JPH01293417A (ja) * | 1988-05-20 | 1989-11-27 | Rohm Co Ltd | マイクロコンピュータシステム |
| JPH03266107A (ja) * | 1990-03-16 | 1991-11-27 | Nec Corp | 集積回路 |
| JPH04136717U (ja) * | 1991-06-07 | 1992-12-18 | アルパイン株式会社 | 電気機器 |
-
1983
- 1983-06-28 JP JP58117994A patent/JPS608920A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61175809A (ja) * | 1985-01-31 | 1986-08-07 | Toshiba Corp | クロツク制御装置 |
| JPS62262117A (ja) * | 1986-05-08 | 1987-11-14 | Seiko Epson Corp | 情報処理装置 |
| JPH01292416A (ja) * | 1988-05-19 | 1989-11-24 | Fuji Facom Corp | プロセッサの消費電力低減方式 |
| JPH01293417A (ja) * | 1988-05-20 | 1989-11-27 | Rohm Co Ltd | マイクロコンピュータシステム |
| JPH03266107A (ja) * | 1990-03-16 | 1991-11-27 | Nec Corp | 集積回路 |
| JPH04136717U (ja) * | 1991-06-07 | 1992-12-18 | アルパイン株式会社 | 電気機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3817743B2 (ja) | 半導体集積回路装置、半導体装置及びそれを含む電子機器 | |
| KR100247275B1 (ko) | 절전형 스크린 세이버 기능을 갖는 컴퓨터 시스템 및 그 제어방법 | |
| JPS6222128A (ja) | デ−タ処理装置 | |
| JPWO1999001811A1 (ja) | 半導体集積回路装置、半導体装置及びそれを含む電子機器 | |
| JP2667411B2 (ja) | パーソナルコンピュータ | |
| JPH0124659Y2 (ja) | ||
| KR19990026800A (ko) | 운영체제 타이머에 초기값 설정방법 | |
| JPS61123916A (ja) | マイクロコンピユ−タ | |
| JPH05303446A (ja) | 電子データ処理装置 | |
| JPH0266664A (ja) | 電子機器 | |
| JPS584377B2 (ja) | キ−制御式デイジタル演算装置 | |
| JP2602214B2 (ja) | 電子機器 | |
| JPS58115513A (ja) | 周波数可変型マイクロコンピユ−タ | |
| JPH1165697A (ja) | Ｃｐｕのクロック切換システム | |
| JPS61245242A (ja) | 割り込み入力回路 | |
| JPH06259264A (ja) | クロック制御回路 | |
| JPH05265964A (ja) | 電子式卓上計算機 | |
| JPS61241843A (ja) | 情報処理装置 | |
| JPH02122364A (ja) | マルチプロセッサシステム | |
| JPH0654504B2 (ja) | スタンドバイモ−ド回路 | |
| JPS59169658U (ja) | キ−入力装置 | |
| JPH03105408A (ja) | 電子機器 | |
| JP2001084159A (ja) | エミュレータおよびマイクロコンピュータ | |
| JPS6075915A (ja) | デ−タ処理装置 | |
| JPH0312751B2 (ja) |