JPS61177700A - 複合連想メモリ - Google Patents
複合連想メモリInfo
- Publication number
- JPS61177700A JPS61177700A JP60016523A JP1652385A JPS61177700A JP S61177700 A JPS61177700 A JP S61177700A JP 60016523 A JP60016523 A JP 60016523A JP 1652385 A JP1652385 A JP 1652385A JP S61177700 A JPS61177700 A JP S61177700A
- Authority
- JP
- Japan
- Prior art keywords
- condition
- register
- associative memory
- complex
- search key
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、複数の条件が成立したときにある結果が導か
れるような対象に対し、条件成立の判別と結果の読み出
しを高速化する装置に係り、特に複合的な検索、ルール
型制御、２値的推論に好適な複合連想メモリに関する。
れるような対象に対し、条件成立の判別と結果の読み出
しを高速化する装置に係り、特に複合的な検索、ルール
型制御、２値的推論に好適な複合連想メモリに関する。
従来の連想メモリは、一つの検索キーに対し一致する条
件語を持つデータを出力するものであって、複数の検索
キーに対し複数の条件語の成立を識別しなければならな
いような問題に対しては、機能的に不十分であった。
件語を持つデータを出力するものであって、複数の検索
キーに対し複数の条件語の成立を識別しなければならな
いような問題に対しては、機能的に不十分であった。
本発明の目的は、複数の検索キーに対し、複数の条件語
の成立を識別し、全条件が成立した結果データを高速に
読み出し得る複合連想メモリを提供することにある。
の成立を識別し、全条件が成立した結果データを高速に
読み出し得る複合連想メモリを提供することにある。
一つの条件語を記憶する部分をセルと呼ぶことにするが
、このセルは通常検索キーとの一致不一致を識別する回
路を備えている。本発明ではさらに各セルごとに条件成
立の有無を記憶するレジスタを設け、このレジスタの出
力から、一つの結果データの全条件語が現在までに入力
された検索キーのいずれかと一致したか、すなわち複合
条件が成立したのかを判別する点に特徴がある。
、このセルは通常検索キーとの一致不一致を識別する回
路を備えている。本発明ではさらに各セルごとに条件成
立の有無を記憶するレジスタを設け、このレジスタの出
力から、一つの結果データの全条件語が現在までに入力
された検索キーのいずれかと一致したか、すなわち複合
条件が成立したのかを判別する点に特徴がある。
以下、本発明の一実施例を第１〜３図に従い説明する。
＠１図の例では１条件Ｃ工ｆ Ｑ２９ ａｓ が成立し
たとき、結果Ｒ１が読み出される。また、結果Ｒ。
たとき、結果Ｒ１が読み出される。また、結果Ｒ。
が読み出されるためには、条件ａｘｒｃ＜が成立してい
る必要がある。この例に対し複合連想メモリを構成した
例が第２図である。全体は多数のセルから構成される条
件語記憶部１、普通のＲＡＭである結果データ記憶部２
、応答レジスタ３、多重応答分解器４、符号器５、検索
キーバッファ６から構成される。条件語記憶部１を構成
する一つのセルフは、条件語レジスタ８と条件成立レジ
スタ９を備えている。
る必要がある。この例に対し複合連想メモリを構成した
例が第２図である。全体は多数のセルから構成される条
件語記憶部１、普通のＲＡＭである結果データ記憶部２
、応答レジスタ３、多重応答分解器４、符号器５、検索
キーバッファ６から構成される。条件語記憶部１を構成
する一つのセルフは、条件語レジスタ８と条件成立レジ
スタ９を備えている。
検索キーバッファ６に格納された検索キーが、順次条件
語記憶部１に入力される。検索キーは全セルにブロード
キャストされ、該キーと条件語が一致したセルにおいて
は条件成立レジスタ９にｉｔ １”のフラグが立てられ
るものとする。たとえば、Ｃ３がキーとして入力される
と、レジスタ８の内容と一致しているのでレジスタ９の
内容が“１″となる。なお、条件語が格納されていない
セルの条件成立レジスタ９にはあらかじめ“１”がセッ
トされているものとし、他のセルの条件成立レジスタ９
の初期値は“０”とする１条件成立レジスタ９の出力は
、一つの結果に対応する条件の組ごとにＡＮＤがとられ
、該組の全条件が成立した時点で“１”が応答レジスタ
３に入力される。
語記憶部１に入力される。検索キーは全セルにブロード
キャストされ、該キーと条件語が一致したセルにおいて
は条件成立レジスタ９にｉｔ １”のフラグが立てられ
るものとする。たとえば、Ｃ３がキーとして入力される
と、レジスタ８の内容と一致しているのでレジスタ９の
内容が“１″となる。なお、条件語が格納されていない
セルの条件成立レジスタ９にはあらかじめ“１”がセッ
トされているものとし、他のセルの条件成立レジスタ９
の初期値は“０”とする１条件成立レジスタ９の出力は
、一つの結果に対応する条件の組ごとにＡＮＤがとられ
、該組の全条件が成立した時点で“１”が応答レジスタ
３に入力される。
応答レジスタ３には一般に同時に複数個の“１”が入力
されることがあるので、多重応答分解＠４により多重入
力を直列化するものとする。多重応答分解器４の出力は
符号器５でアドレス信号に変換された後ＲＡＭ２に入力
される。ＲＡＭ２からは成立した条件部に対応する結果
データが出力される。
されることがあるので、多重応答分解＠４により多重入
力を直列化するものとする。多重応答分解器４の出力は
符号器５でアドレス信号に変換された後ＲＡＭ２に入力
される。ＲＡＭ２からは成立した条件部に対応する結果
データが出力される。
セルフの内部構成を第３図に示す、セルフは条件語レジ
スタ８２条件成立レジスタ９および一致回路１１から構
成される。検索キーは、入力線１２によって入力される
。このキーがレジスタ８の内容と一致したとき、レジス
タ９にクロック信号が入力され入力線１３の値に従いレ
ジスタ９の内容が書き変えられる。入力線１３には１条
件が新たに成立した場合に“１”、成立していた条件が
解除された場合に′０”の信号値が乗せられる。
スタ８２条件成立レジスタ９および一致回路１１から構
成される。検索キーは、入力線１２によって入力される
。このキーがレジスタ８の内容と一致したとき、レジス
タ９にクロック信号が入力され入力線１３の値に従いレ
ジスタ９の内容が書き変えられる。入力線１３には１条
件が新たに成立した場合に“１”、成立していた条件が
解除された場合に′０”の信号値が乗せられる。
条件の解除は、複合検索の途中で、以前に入力した検索
キーが成立しなくなった場合（たとえば制御に用いる場
合、外部状況が変化したときなど）に用いるものである
。なお１図中には記していないが、必要に応じて全セル
のレジスタ８，９の一括リセットを行えるものとする。
キーが成立しなくなった場合（たとえば制御に用いる場
合、外部状況が変化したときなど）に用いるものである
。なお１図中には記していないが、必要に応じて全セル
のレジスタ８，９の一括リセットを行えるものとする。
応答レジスタ３．多重応答分解器４．符号器５は公知の
もので良い（たとえば、「奥州：連想メモリとその応用
、 ｂｉｔ ｖｏｌ、ｉｓ、Ｎａ４Ｊ ） ｅ〔発明の
効果〕 本発明によれば、従来のＣＡ Ｍ （ＣｏｎｔｅｎｔＡ
ｄｄｒａｓｓａｂｌａ Ｍａｍｏｔｙ）では困難であっ
た、複数の検索キーに基づき連想データを読み出すこと
をハードウェアだけを用いて行うことができるので。
もので良い（たとえば、「奥州：連想メモリとその応用
、 ｂｉｔ ｖｏｌ、ｉｓ、Ｎａ４Ｊ ） ｅ〔発明の
効果〕 本発明によれば、従来のＣＡ Ｍ （ＣｏｎｔｅｎｔＡ
ｄｄｒａｓｓａｂｌａ Ｍａｍｏｔｙ）では困難であっ
た、複数の検索キーに基づき連想データを読み出すこと
をハードウェアだけを用いて行うことができるので。
複合条件の成立の判定、該条件成立時の対応結果読出し
を高速化できる効果がある。
を高速化できる効果がある。
第１図は条件−結果テーブルの一例を示す図、第２図は
複合連想メモリの全体構成図、第３図はセル内部構成の
一例を示す図である。 １・・・条件語記憶部、２・・・結果データ記ｆｉＲＡ
Ｍ。
複合連想メモリの全体構成図、第３図はセル内部構成の
一例を示す図である。 １・・・条件語記憶部、２・・・結果データ記ｆｉＲＡ
Ｍ。
Claims (1)
- 検索キーと記憶内容の一致不一致により必要データを
読み出す連想メモリにおいて、一つの読み出しデータに
対し検索キーの比較対象となる複数個の条件語に対し一
致不一致の情報を記憶するレジスタと、該データの条件
部となる全条件語が現在までに入力された検索キーのい
ずれかと一致したか判別する回路とを備えたことを特徴
とする複合連想メモリ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60016523A JPH0743942B2 (ja) | 1985-02-01 | 1985-02-01 | 複合連想メモリ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60016523A JPH0743942B2 (ja) | 1985-02-01 | 1985-02-01 | 複合連想メモリ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61177700A true JPS61177700A (ja) | 1986-08-09 |
| JPH0743942B2 JPH0743942B2 (ja) | 1995-05-15 |
Family
ID=11918630
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60016523A Expired - Lifetime JPH0743942B2 (ja) | 1985-02-01 | 1985-02-01 | 複合連想メモリ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0743942B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5129074A (en) * | 1988-09-22 | 1992-07-07 | Hitachi Vlsi Engineering Corporation | Data string storage device and method of storing and retrieving data strings |
| JPH0531610U (ja) * | 1991-10-14 | 1993-04-27 | 茂 戸上 | 腕輪の手芸セツト |
| US7124200B2 (en) | 2000-09-28 | 2006-10-17 | Fujitsu Limited | Routing apparatus |
-
1985
- 1985-02-01 JP JP60016523A patent/JPH0743942B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5129074A (en) * | 1988-09-22 | 1992-07-07 | Hitachi Vlsi Engineering Corporation | Data string storage device and method of storing and retrieving data strings |
| JPH0531610U (ja) * | 1991-10-14 | 1993-04-27 | 茂 戸上 | 腕輪の手芸セツト |
| US7124200B2 (en) | 2000-09-28 | 2006-10-17 | Fujitsu Limited | Routing apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0743942B2 (ja) | 1995-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5257220A (en) | Digital data memory unit and memory unit array | |
| JPS61210477A (ja) | ベクトル型連想メモリシステム | |
| JPS62293596A (ja) | 連想記憶装置 | |
| JPS61177700A (ja) | 複合連想メモリ | |
| JPS60211540A (ja) | デ−タ検索回路 | |
| JPH01107398A (ja) | 半導体記憶装置 | |
| JP3149296B2 (ja) | 半導体メモリ | |
| JPH0363094B2 (ja) | ||
| SU1345201A1 (ru) | Устройство формировани адреса ЭВМ в вычислительной сети | |
| JPS6214919B2 (ja) | ||
| JPS61289448A (ja) | バツフア記憶装置 | |
| JPS59116991A (ja) | 連想メモリ装置 | |
| JP2656538B2 (ja) | アドレス変換装置 | |
| JPS619725A (ja) | マイクロプログラム制御回路 | |
| JP3059209B2 (ja) | 連想記憶装置 | |
| JPS60160444A (ja) | リスト処理方法 | |
| JPH01106138A (ja) | 連想記憶装置 | |
| JPS60211541A (ja) | デ−タ検索回路 | |
| JPH04101272A (ja) | データエレメント検索方法 | |
| JPS60218146A (ja) | 記憶装置アドレス制御方式 | |
| JPS6143734B2 (ja) | ||
| JPS59146493A (ja) | 連想記憶装置 | |
| JPH04262436A (ja) | アドレス変換緩衝回路 | |
| JPS6481031A (en) | Data control system | |
| JPH069038B2 (ja) | ダイレクトメモリアクセス制御装置 |