JPS61182148A - 学習機能付きメモリ誤り訂正回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は計算機等の各棟メモリ装置において、書込みデ
ータと読出しデータとを比較して仇出しデータの誤りを
検出訂正する回路に関するものである。

（従来の技術） 従来のメモリ誤り訂正回路は、書込みデータおよび読出
しデータにそれぞれ誤）訂正符号を付加し、データの読
出し時に書込みデータの誤り訂正符号と読出しデータの
誤り訂正符号とを比較し、両者の訂正符号の不一致を検
出して読出しデータの誤りを検出訂正するものであった
っそして、通常この種の回路においては　ｎビットのデ
ータで一語を表わすようにメモリ構成がされているが、
ハード設計等の制約等により一語につき１ビツトの誤り
位置しか検出できないものがほとんどであった、 （考案が解決しようとする問題点） 上述した従来のメモリ誤り訂正回路は、ビット反転によ
る一時的エラーと断線等による半永久的エラーとのエラ
ーモードの識別を全く行うことなく、−律に誤りの検出
・訂正を行なうものであった。しかもハード設計の制約
がある場合は、ｎビットのうち１ピツトしかエラー検出
ができないため、半永久的エラー発生後は、その半永久
的エラーの検出・訂正に終始し、他モードの一時的エラ
ーを検出・訂正することができないという欠点がある。

本発明は上記従来の問題点に鑑みなされたものであり、
その目的はエラーモードの識別を可能とし、半永久的エ
ラーが生じた後においても一時的エラーの検出・訂正を
行うことができる学習機能付きメモリ誤り訂正回路を提
供することにある。

（問題点を解決するための手段） 本発明は上記目的を達成するため次のように構成されて
いる。すなわち本発明は、書込みデータおよび読出しデ
ータに誤υ訂正符号を付加し書込みデータの誤り訂正符
号と読出しデータの誤り訂正符号とを照合する誤り訂正
符号発生器と、誤り訂正符号発生器のエラー検出信号に
より読出しデータのエラーを訂正する誤υ訂正回路と、
読出しデータの同一エラー検出頻度零所定値を越えたと
きにその読出しデータのエラーを半永久的エラーと判断
しその半永久的エラービットを代替する代替ビットに訂
正データを書き移す半永久的エラー処理回路とを有する
学習機能付き誤り訂正回路であるう （作　用） 上記構成からなる本発明において、書込みデータと読出
しデータにはそれぞれ誤り訂正符号発生器によって誤り
訂正符号が付加され、データの読出し時に書込みデータ
の誤り訂正符号と読出しデータの誤り訂正符号との対照
が前記誤り訂正符号発生器によって行われる。このとき
、書込みと読出しの誤り訂正符号が一致したときには読
出しデータは書込みデータと等しいものとして所期の目
的に使用される。

これに対し両方の誤り訂正符号が不一致のときには誤り
訂正回路によってエラー位置が検出され、そのエラーの
訂正が行われる。そしてこの訂正データが所期の目的に
使用されるのである。）ところで前記エラーが断線等に
基づく半永久的エラーの場合にはその半永久的エラーを
含む読出しデータが読み出されるごとに前記エラーの検
出・訂正が行われる。そして、この誤り検出・訂正の頻
度が半永久的エラー処理回路によって検知され、検出・
訂正の頻度が所定値を越えたときに、メモリに前もって
用意された代替ヒツトに、半永久的エラービットのデー
タが書き移される。したがって、このデータの書き移し
が行われた後は代替ビットのデータが半永久的エラービ
ットのデータに代替して使用さへ半永久的エラーは効果
的に除去されることになる、この結果、半永久的エラー
が一担発生した後であってもデータの読み出し時に生じ
るビット反転等の一時的エラーの検出・訂正を効果的に
行うことが可能となるものである。

（実施例） 以下、本発明の一実施例を図面に基づいて具体的に説明
する。

第１図には本発明の一実施例を示すブロック図が示され
、書込みデ・−タａは、誤り訂正符号発生器１で誤り訂
正符号を付加され、全体としてｎビットの書込みデータ
ａ′として半永久的エラー処置回路２を通じてメモリ３
に書き込まれる。

なお、本実施例のメモリ３は書込みデータａ′用のｎビ
ットのメモリに後述の代替メモリが１個加えられ、全体
としてｎ＋１ビットのメモリで一語長を表わすようにメ
モリ構成がされている。一方、メモリ３よυ半永久的エ
ラー処理回路２を介して読み出した読出しデータｂは、
誤り訂正符号発生器１にて誤り訂正符号を付加され、こ
の読出しデータの誤り訂正符号と書込みデータａ′の誤
り訂正符号との照合が行われるっその結果をシンドロー
ムＣとして誤り訂正回路４に送り、エラーがあれば、す
なわち、書込みと読出しの両誤り訂正符号に不一致があ
るときには、誤り訂正回路４によって、エラー位置の検
出および読出しデータｂの訂正が行われ、この訂正デー
タｅは誤り訂正回路４から所望のデータ処理位置へ送シ
出される。なお、この場合、エラーの発生時には誤り訂
正回路４から半永久的エラー処理回路２にエラー訂正信
号ｄが出力される。

本実施例において特徴的なことは、この読出し操作にお
けるエラー検出φ訂正の繰シ返しの中で、例えば断線等
によって生じる同一モードの同一位置エラーの発生頻度
から半永久的エラーの発生を検出し、これを、ビット反
転等の一時的エラーの処理とは別個にデータ処置する構
成としたことである。この半永久的エラーのデータ処理
は半永久的エラー処理回路２によってな 行われ、その詳細社回路構成が第２図に示されている。

第２図において、エラー位置コード化回路５は誤り訂正
回路４からのエラー訂正信号ｄおよび読出しデータｂと
から読出しデータｂのエラー位置をコード化し、このエ
ラー位置コードｇを位置・モードメモリ６にメモリ保持
する、また、同様にエラーモードコード化回路７は読出
しデータｂとエラー訂正信号ｄとからエラーモードを検
出・コード化してこのエラーモードコードｈを位置・モ
ードメモリ６にメモリ保持する。これらエラーコードｇ
およびｈのメモリ保持は前記エラー訂正信号ｄが出力さ
れるごとに行われる。

同一エラー発生頻度検出回路８は前記エラーモードコー
ド化回路７のエラーモード情報を用いて同一エラーの発
生を検出し、一時的エラーと半永久的エラーとの識別を
行なう。例えば、同一エラー発生頻度検出回路８に設定
値を与えておき、同一エラーの発生頻度が設定値を越え
たときにそのエラーを半永久的エラーと判断する。そし
て、この半永久的エラーが判断されたときには同一エラ
ー発生頻度検出回路８から信号切換回路９に切換信号ｉ
が出力される。この切換信号ｉによって信号切換回路９
は半永久的エラー位置のビットに書き込まれているデー
タを後述の代替ビットに書き移す。すなわち、本実施例
のメモリ構成では切換信号ｉの発生によって、まず半永
久的エラーを起こしているビットのデータを、ｎ＋１ビ
ット目に正しく書き移す。この際、エラーデータは訂正
された状態で正しく書き換えられることになる。その後
、ｎ＋１ビット目をあたかもエラーを起こしたビットに
代替して扱い半永久的エラーを解消するものである。

したがって本実施例によれば、半永久的エラーが発生し
ても、その半永久的エラーは正しく訂正されて代替ビッ
トに書き移され、かつ代替ビットが半永久的エラー位置
のビットに代替して扱われる結果、前記半永久的エラー
は確実に解消され、たとえ前記半永久的エラーの発生後
に一時的エラーが発生しても、その検出・訂正が効果的
に図られることになる。

（発明の効果） 本発明は上述したように構成されているので、同一エラ
ーの発生頻度によって半永久的エラーの識別が確実に行
われ、エラーが半永久的エラーの場合には訂正データに
よって書き移された代替ビットが半永久的エラーのビッ
トを代替する結果、半永久的エラーの発生後も一時的誤
りについて、初期の誤り訂正・検出機能を持続すること
ができる効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック銖第２図は第
１図の半永久的エラー処理回路の詳細を示すブロック図
である、 １・・・誤り訂正符号発生器、　　２・・・半永久的エ
ラー処理回路、　　３・・・メモリ、　　４・・・誤り
訂正回路、　　５・・・エラー位置コード化回路、　　
６・・・位置・モードメモリ、　　７〉エラーモードコ
ード化回路、　　８・−・同一　エラー発生頻度検出回
路、９・・・信号切換回路。

Claims (2)

【特許請求の範囲】
1. （１）書込みデータおよび読出しデータに誤り訂正符号
   を付加し書込みデータの誤り訂正符号と読出しデータの
   誤り訂正符号とを照合する誤り訂正符号発生器と、誤り
   訂正符号発生器のエラー検出信号により読出しデータの
   エラーを訂正する誤り訂正回路と、読出しデータの同一
   エラー検出頻度が所定値を越えたときにその読出しデー
   タのエラーを半永久的エラーと判断しその半永久的エラ
   ービットを代替する代替ビットに訂正データを書き移す
   半永久的エラー処理回路とを有することを特徴とする学
   習機能付きメモリ誤り訂正回路。
2. （２）半永久的エラー処理回路は読出しデータ誤りのエ
   ラー位置をコード化するエラー位置コード化回路と、読
   出しデータ誤りのエラーモードをコード化するエラーモ
   ードコード化回路と、前記コード化されたエラー位置と
   エラーモードとを記憶する位置・モードメモリと、位置
   ・モードメモリの記憶情報に基づき同一エラーの発生頻
   度を検出しその頻度が所定値を越えたときに半永久的エ
   ラーと判断して切り換え信号を出力する同一エラー発生
   頻度検出回路と、切り換え信号により半永久的エラー位
   置のビットメモリを代替ビットに書き移し動作する信号
   切り換え回路とからなることを特徴とする特許請求の範
   囲第（１）項記載の学習機能付きメモリ誤り訂正回路。