JPS61182156A - プログラマブル・インタフエ−ス - Google Patents
プログラマブル・インタフエ−スInfo
- Publication number
- JPS61182156A JPS61182156A JP2161985A JP2161985A JPS61182156A JP S61182156 A JPS61182156 A JP S61182156A JP 2161985 A JP2161985 A JP 2161985A JP 2161985 A JP2161985 A JP 2161985A JP S61182156 A JPS61182156 A JP S61182156A
- Authority
- JP
- Japan
- Prior art keywords
- input
- control circuit
- external device
- circuit
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、中央演算処理装置と外部機器とを接続するイ
ンタフェースに関し、特に、ソフトウェア（中央演算処
理装置からの指令）により制御されるプログラマブル・
インタフェースに関する。
ンタフェースに関し、特に、ソフトウェア（中央演算処
理装置からの指令）により制御されるプログラマブル・
インタフェースに関する。
従来、この種のプログラマブル・インタフェースは、第
２図に示されるように、中央演算処理装置１０と外部機
器３０との間に接続され、ソフトウェアによシ制御され
る入出力制御回路２１を有しておシ、入出力制御回路２
１の出力端子２１ｏｕｔと外部機器３０の入力端子３０
ｉｎとが直接接続されていた。４０はリセットパルス発
生回路である。
２図に示されるように、中央演算処理装置１０と外部機
器３０との間に接続され、ソフトウェアによシ制御され
る入出力制御回路２１を有しておシ、入出力制御回路２
１の出力端子２１ｏｕｔと外部機器３０の入力端子３０
ｉｎとが直接接続されていた。４０はリセットパルス発
生回路である。
この種のプログラマブル・インタフェース２０′の中に
は、リセット時に入出力制御回路２１の出力端子２１ｏ
ｕｔがハイ・インピーダンス状態となシ、或いは入出力
制御回路２１をソフトウェアによシ初期設定する場合に
、入出力制御回路２１の出力端子２１ ｏｕｔがハイ・
インピーダンス状態となるものがある。出力端子２１ｏ
ｕｔがハイ・インピーダンス状態となった時、外部機器
３０の入力端子３０ｉｎよシ入出力制御回路２１の出力
端子２１ ｏｕｔを見ると、入出力制御回路２１の出力
端子２１ｏｕｔがあたかもハイ・レベルの信号を出力し
ているかの如く認められる。
は、リセット時に入出力制御回路２１の出力端子２１ｏ
ｕｔがハイ・インピーダンス状態となシ、或いは入出力
制御回路２１をソフトウェアによシ初期設定する場合に
、入出力制御回路２１の出力端子２１ ｏｕｔがハイ・
インピーダンス状態となるものがある。出力端子２１ｏ
ｕｔがハイ・インピーダンス状態となった時、外部機器
３０の入力端子３０ｉｎよシ入出力制御回路２１の出力
端子２１ ｏｕｔを見ると、入出力制御回路２１の出力
端子２１ｏｕｔがあたかもハイ・レベルの信号を出力し
ているかの如く認められる。
この種の従来のプログラマブル・インタフェースを使用
Ｕて外部機器を制御しようとした場合。
Ｕて外部機器を制御しようとした場合。
接続される外部機器のアクティブレベルの相異により、
以下に述べるような状況が生ずる場合がある。
以下に述べるような状況が生ずる場合がある。
すなわち、アクティブレベルがハイ・レベルの外部機器
を使用した場合には、リセット時あるいは初期設定時に
外部機器が誤動作する可能性がある。これに対し、アク
ティブレベルがロウ・レベルの外部機器を使用した場合
には、リセット時あるいは初期設定時に外部機器が誤動
作しない。従って、アクティブレベルがハイ・レベルの
外部機器を使用する場合、リセット時あるいは初期設定
時には、外部機器の入力レベルをロウ・レベルとするよ
うに入出力制御回路を変更する必要がある。
を使用した場合には、リセット時あるいは初期設定時に
外部機器が誤動作する可能性がある。これに対し、アク
ティブレベルがロウ・レベルの外部機器を使用した場合
には、リセット時あるいは初期設定時に外部機器が誤動
作しない。従って、アクティブレベルがハイ・レベルの
外部機器を使用する場合、リセット時あるいは初期設定
時には、外部機器の入力レベルをロウ・レベルとするよ
うに入出力制御回路を変更する必要がある。
その為、従来のプログラマブル・インタフェースでは、
アクティブレベルがハイ・レベルあるいはロウ・レベル
のどちらか一方の外部機器だけしか接続できないという
欠点がある。
アクティブレベルがハイ・レベルあるいはロウ・レベル
のどちらか一方の外部機器だけしか接続できないという
欠点がある。
〔問題点を解決するための手段及び作用〕本発明による
プログラマブル・インタフェースは、中央演算処理装置
と外部機器とを接続するインタフェースであって前記中
央演算処理装置からの指令によって制御される入出力制
御回路を有する７°ｌ：Ｉグラマプル・インタフェース
において、前記入出力制御回路と前記外部機器との間に
、アクティブレベルを制御するコントロール回路を直列
に接続することによシ、接続される外部機器のアクティ
ブレベルがハイ・レベル或いはロウ・レベルのどちらで
あっても、既存の入出力制御回路に何らかの変更を加え
たシすることなしに、外部機器を制御できるようにした
ことを特徴とする。
プログラマブル・インタフェースは、中央演算処理装置
と外部機器とを接続するインタフェースであって前記中
央演算処理装置からの指令によって制御される入出力制
御回路を有する７°ｌ：Ｉグラマプル・インタフェース
において、前記入出力制御回路と前記外部機器との間に
、アクティブレベルを制御するコントロール回路を直列
に接続することによシ、接続される外部機器のアクティ
ブレベルがハイ・レベル或いはロウ・レベルのどちらで
あっても、既存の入出力制御回路に何らかの変更を加え
たシすることなしに、外部機器を制御できるようにした
ことを特徴とする。
以下２本発明の実施例について図面を参照して説明する
。
。
第１図は本発明によるプログラマブル・インタフェース
の一実施例の構成を示したブロック図で。
の一実施例の構成を示したブロック図で。
第２図と同様の機能を有するものには同一参照符号を付
しである。本実施例のプログラマブル・インタフェース
２０は、ソフトウェアにて制御可能な入力兼出力端子を
有する入出力制御回路２１の他に、外部機器３０と入出
力制御回路２１との間に直列に接続されたコントロール
回路２２及びリセット状態あるいは初期設定状態を検出
する検出回路２３を有している。次に１本実施例の動作
を説明する。
しである。本実施例のプログラマブル・インタフェース
２０は、ソフトウェアにて制御可能な入力兼出力端子を
有する入出力制御回路２１の他に、外部機器３０と入出
力制御回路２１との間に直列に接続されたコントロール
回路２２及びリセット状態あるいは初期設定状態を検出
する検出回路２３を有している。次に１本実施例の動作
を説明する。
先ず、接続された外部機器３０のアクティブレベルがハ
イ・レベルである場合について説明する。
イ・レベルである場合について説明する。
入出力制御回路２１がリセット時あるいは初期設定時、
入出力制御回路２１の出力端子２１ ｏｕｔはノ・イ・
インピーダンスとなる。このとき、コントロール回路２
２は、検出回路２３からの指令によシ。
入出力制御回路２１の出力端子２１ ｏｕｔはノ・イ・
インピーダンスとなる。このとき、コントロール回路２
２は、検出回路２３からの指令によシ。
入出力制御回路２１の出力端子２１゜ｕｔを外部機器３
０から切断し、外部機器３００Å力端子３０ｉｎの入力
レベルをロウ・レベルにする。
０から切断し、外部機器３００Å力端子３０ｉｎの入力
レベルをロウ・レベルにする。
この状態において、入出力制御回路２１がリセット状態
あるいは初期設定状態を抜は出し、出力端子２１ｏｕｔ
がコントロール可能とｋつだ時点で。
あるいは初期設定状態を抜は出し、出力端子２１ｏｕｔ
がコントロール可能とｋつだ時点で。
コントロール回路２２は、検出回路２３からの指令によ
シ、外部機器３０の入力端子３０ｉｎと入出力制御回路
２１の出力端子２１ｏｕｔとを接続する。
シ、外部機器３０の入力端子３０ｉｎと入出力制御回路
２１の出力端子２１ｏｕｔとを接続する。
これによシャリセット時あるいは初期設定時の誤動作を
防止できる。
防止できる。
次に、接続された外部機器３０のアクティブレベルがロ
ウ・レベルである場合について説明する。
ウ・レベルである場合について説明する。
この場合、コントロール回路２２は、入出力制御回路２
１の出力端子２１ｏｕｔと外部機器３０の入力端子３０
ｉｎとの切断は行なわず、接続したままとする。この状
態においては、リセット時あるいは初期設定時の誤動作
は起こらない。
１の出力端子２１ｏｕｔと外部機器３０の入力端子３０
ｉｎとの切断は行なわず、接続したままとする。この状
態においては、リセット時あるいは初期設定時の誤動作
は起こらない。
以上の説明で明らかなように２本発明によれば。
入出力制御回路と外部機器との間にアクティブレベル制
御を行なうコントロール回路を直列に接続することによ
シ、アクティブレベルがノ・イ・レベルの外部機器を接
続した場合、入出力制御回路がリセット状態あるいは初
期設定時における外部機器の誤動作を防止できる。又、
既存の入出力制御回路を変更することなしに、アクティ
ブレベルがハイ・レベルあるいはロウ・レベルのどちら
の外部機器を接続しても、制御が可能であるという効果
がある。
御を行なうコントロール回路を直列に接続することによ
シ、アクティブレベルがノ・イ・レベルの外部機器を接
続した場合、入出力制御回路がリセット状態あるいは初
期設定時における外部機器の誤動作を防止できる。又、
既存の入出力制御回路を変更することなしに、アクティ
ブレベルがハイ・レベルあるいはロウ・レベルのどちら
の外部機器を接続しても、制御が可能であるという効果
がある。
第１図は本発明によるプログラマブル・インタフェース
の一実施例の構成を示したブロック図。 第２図は従来のプログラマブル・インタフェースの構成
を示したブロック図である。 １０・・・中央演算処理装置、２０・・・プログラマブ
ル インタフェース、２１・・・入出力制御回路。 ２２・・・コントロール回路、２３・・・リセット・初
期設定状態検出回路、３０・・・外部機器、４０・・・
リセッｌ−／Ｆルス発生回路。
の一実施例の構成を示したブロック図。 第２図は従来のプログラマブル・インタフェースの構成
を示したブロック図である。 １０・・・中央演算処理装置、２０・・・プログラマブ
ル インタフェース、２１・・・入出力制御回路。 ２２・・・コントロール回路、２３・・・リセット・初
期設定状態検出回路、３０・・・外部機器、４０・・・
リセッｌ−／Ｆルス発生回路。
Claims (1)
- １、中央演算処理装置と外部機器とを接続するインタフ
ェースであって、前記中央演算処理装置からの指令によ
って制御される入出力制御手段を有するプログラマブル
・インタフェースにおいて、前記入出力制御手段と前記
外部機器との間に直列に接続されて、アクティブレベル
制御を行なうコントロール手段を有することを特徴とす
るプログラマブル・インタフェース。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2161985A JPS61182156A (ja) | 1985-02-08 | 1985-02-08 | プログラマブル・インタフエ−ス |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2161985A JPS61182156A (ja) | 1985-02-08 | 1985-02-08 | プログラマブル・インタフエ−ス |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61182156A true JPS61182156A (ja) | 1986-08-14 |
Family
ID=12060065
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2161985A Pending JPS61182156A (ja) | 1985-02-08 | 1985-02-08 | プログラマブル・インタフエ−ス |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61182156A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008097558A (ja) * | 2006-09-15 | 2008-04-24 | Ricoh Co Ltd | 接続機器制御装置および制御方法 |
-
1985
- 1985-02-08 JP JP2161985A patent/JPS61182156A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008097558A (ja) * | 2006-09-15 | 2008-04-24 | Ricoh Co Ltd | 接続機器制御装置および制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61182156A (ja) | プログラマブル・インタフエ−ス | |
| JPH05160759A (ja) | 切替制御方式 | |
| JPS57132455A (en) | Communication controlling system | |
| KR100385454B1 (ko) | 컨트롤시스템에있어서오동작방지회로 | |
| JPH0324609A (ja) | Ｉ／ｏ用バッファｉｃ | |
| JP2818414B2 (ja) | 半導体装置 | |
| JPS60128717A (ja) | 集積回路装置 | |
| JPH01177630A (ja) | マイクロコンピュータ装置 | |
| JPS603559A (ja) | デイジタル出力回路 | |
| JP2663487B2 (ja) | デジタル通信装置 | |
| JPH03167932A (ja) | 割込制御回路 | |
| KR19990002441A (ko) | 폴트 톨러런트 시스템 | |
| JPH0377406A (ja) | 発振制御回路 | |
| JPS62197856A (ja) | マイクロコンピユ−タ | |
| JPH03225484A (ja) | マイクロコンピュータ | |
| JPH04109397A (ja) | 割り込みコントロール回路 | |
| JPS62131628A (ja) | インタフエ−ス回路 | |
| JPS5985130A (ja) | スイツチ入力回路 | |
| JPH0277921A (ja) | 過電流防止回路 | |
| JPH0511896A (ja) | 半導体回路 | |
| JPH04372539A (ja) | 端末機の電源断制御装置 | |
| JPH02125517A (ja) | 双方向バスインタフェース装置 | |
| JPS63188241A (ja) | 集積回路装置 | |
| JPH04188760A (ja) | 半導体集積回路装置 | |
| JPH037420A (ja) | 半導体集積回路 |