JPH0324609A - Ｉ／ｏ用バッファｉｃ - Google Patents
Ｉ／ｏ用バッファｉｃInfo
- Publication number
- JPH0324609A JPH0324609A JP1159339A JP15933989A JPH0324609A JP H0324609 A JPH0324609 A JP H0324609A JP 1159339 A JP1159339 A JP 1159339A JP 15933989 A JP15933989 A JP 15933989A JP H0324609 A JPH0324609 A JP H0324609A
- Authority
- JP
- Japan
- Prior art keywords
- output
- elements
- terminals
- buffer
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000872 buffer Substances 0.000 title claims abstract description 44
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 235000004035 Cryptotaenia japonica Nutrition 0.000 description 1
- 244000146493 Cryptotaenia japonica Species 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Landscapes
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
〈産業上の利用分野〉
本発明はバッファＩＣに関し、特にＩ／Ｏ用のバッファ
ＩＣに関する。
ＩＣに関する。
〈従来の技術〉
従来、パスバッファとして用いられるＩＣとしては、双
方向に入出力可能な例えば７４ＬＳ６４０等があった。
方向に入出力可能な例えば７４ＬＳ６４０等があった。
一方、Ｉ／Ｏ用バッファとしても上記と同様のＩＣが用
いられているが、単体では出力論理の反転／非反転を選
択することができないことから、上記ＩＣにＩＣソケッ
トを付設し、別途出力反転用のＩＣをこのソケットに選
択的に取付けるようにしているため、部品点数及び組付
工数が増大し、また部品の在庫管埋等が煩雑化する問題
があった。
いられているが、単体では出力論理の反転／非反転を選
択することができないことから、上記ＩＣにＩＣソケッ
トを付設し、別途出力反転用のＩＣをこのソケットに選
択的に取付けるようにしているため、部品点数及び組付
工数が増大し、また部品の在庫管埋等が煩雑化する問題
があった。
く発明が解決しようとする課題〉
このような従来技術の問題点に鑑み、本発明の主な目的
は、単体にて入出力方向及び出力論埋を容易に切換え可
能なＩ／Ｏ用バッファＩＣを提供することにある。
は、単体にて入出力方向及び出力論埋を容易に切換え可
能なＩ／Ｏ用バッファＩＣを提供することにある。
く課題を解決するための手段〉
このような本発明の目的は、入出力方向を切換え可能な
ように対をなす端子同士を出力反転バッファ素子を介し
て選択的に接続可能な第１の回路と、前記端子同士を出
力非反転バッファ素子を介して選択的に接続可能な第２
の回路と、前記端子同士を所望に応じて前記両回路のい
ずれが一方をもって選択的に接続させる手段とを有する
ことを特徴とするＩ／Ｏ用バッファＩＣを提供すること
により達或される． 〈作用〉 このようにすれば、簡単な設定変更により容易に入出力
方向及び出力論理を切換えることができる． く実施例〉 以下、本発明の好適実施例を添付の図面について詳しく
説明する。
ように対をなす端子同士を出力反転バッファ素子を介し
て選択的に接続可能な第１の回路と、前記端子同士を出
力非反転バッファ素子を介して選択的に接続可能な第２
の回路と、前記端子同士を所望に応じて前記両回路のい
ずれが一方をもって選択的に接続させる手段とを有する
ことを特徴とするＩ／Ｏ用バッファＩＣを提供すること
により達或される． 〈作用〉 このようにすれば、簡単な設定変更により容易に入出力
方向及び出力論理を切換えることができる． く実施例〉 以下、本発明の好適実施例を添付の図面について詳しく
説明する。
第１図は、本発明に基づ＜Ｉ／Ｏ用バッファＩＣが適用
されたマイクロプロセッサシステムの模式的な要部構戒
図である。ＣＰＵ基板１上に配設されたＣＰＵ２はパス
バッファ３を介してマルチバス４に接続されている。マ
ルチバス４は、Ｉ／Ｏ基板５上にてパスバッファ６を介
してプログラマブルＩ／Ｏ回路７に接続されている．ま
た、プログラマブルＩ／Ｏ回路７は、Ｉ／Ｏ用バツファ
ＩＣ８を介して外部周辺機器に接続されている。
されたマイクロプロセッサシステムの模式的な要部構戒
図である。ＣＰＵ基板１上に配設されたＣＰＵ２はパス
バッファ３を介してマルチバス４に接続されている。マ
ルチバス４は、Ｉ／Ｏ基板５上にてパスバッファ６を介
してプログラマブルＩ／Ｏ回路７に接続されている．ま
た、プログラマブルＩ／Ｏ回路７は、Ｉ／Ｏ用バツファ
ＩＣ８を介して外部周辺機器に接続されている。
Ｉ／Ｏ用バッファＩＣ８の論理回路図である第２図に良
く示すように、ＩＣ８に設けられた２０個の端子１１〜
３０のうち端子１２〜１９と、端子２８〜２１とは互い
に対をなし、各々後記するリード及びバッファ素子を介
して接続されている。
く示すように、ＩＣ８に設けられた２０個の端子１１〜
３０のうち端子１２〜１９と、端子２８〜２１とは互い
に対をなし、各々後記するリード及びバッファ素子を介
して接続されている。
また、端子１１及び端子２９は、ＩＣ８の内部にてデコ
ーダ３１に接続されている。尚、端子２０は接地端子で
あり端子３０は電源端子である。
ーダ３１に接続されている。尚、端子２０は接地端子で
あり端子３０は電源端子である。
以下に、第２図の一部を拡大して見た第３図を参照して
、互いに対応する端子１２、２８間の接続回路について
説明する。尚、他の互いに対応する端子１３〜１９、端
子２７〜２ｌ間の接続回路は端子１２、端子２８間の接
続回路と同様であるのでその詳細な説明を省略する。
、互いに対応する端子１２、２８間の接続回路について
説明する。尚、他の互いに対応する端子１３〜１９、端
子２７〜２ｌ間の接続回路は端子１２、端子２８間の接
続回路と同様であるのでその詳細な説明を省略する。
端子ｌ２は、リード３２、３４を介して３状態バッファ
素子３６、３８の出力端に接続されると共にリード３３
、３５を介して３状態バッファ素子３７、３９の入力端
に接続されている。また、端子２８は、リード４２、４
４を介してバッファ素子３６、３８の入力端に接続され
ると共にり一ド４３、４５を介してバッファ素子３７、
３９の出力端に接続されている。更に、各３状態バッフ
ァ素子３６〜３９のコントロー゜ル端子は、リード４６
〜４つを介してデコーダ３１に接続されている。ここで
、バッファ素子３６、３７は反転出力するバッファ素子
であり、バッファ素子３８、３９は反転せずに出力する
バッファ素子である。
素子３６、３８の出力端に接続されると共にリード３３
、３５を介して３状態バッファ素子３７、３９の入力端
に接続されている。また、端子２８は、リード４２、４
４を介してバッファ素子３６、３８の入力端に接続され
ると共にり一ド４３、４５を介してバッファ素子３７、
３９の出力端に接続されている。更に、各３状態バッフ
ァ素子３６〜３９のコントロー゜ル端子は、リード４６
〜４つを介してデコーダ３１に接続されている。ここで
、バッファ素子３６、３７は反転出力するバッファ素子
であり、バッファ素子３８、３９は反転せずに出力する
バッファ素子である。
一方、デコーダ３１は、データの入出力方向を制御する
ための（［ｌＩＲ）端子１１及び出力論理を切換えるた
めの（Ｌｏｇｉｃ Ｃｏｎｔｒｏｌ）端子２９からの入
力信号により第１表のファンクションテーブルに示すよ
うなコントロール信号をリード４６〜４９を介して各３
状態バッファ素子３６〜３９に入力する。
ための（［ｌＩＲ）端子１１及び出力論理を切換えるた
めの（Ｌｏｇｉｃ Ｃｏｎｔｒｏｌ）端子２９からの入
力信号により第１表のファンクションテーブルに示すよ
うなコントロール信号をリード４６〜４９を介して各３
状態バッファ素子３６〜３９に入力する。
例えば、端子１ｌ及び端子２９からの入力信号レベルが
共に「Ｌ」であった場合、リード４６を介してバッファ
素子３６にのみレベル「Ｈ」のコントロール信号ＹＯが
入力されると共に他のバッファ素子３７〜３９にリード
４７〜４９を介してレベル「Ｌ」のコントロール信号Ｙ
１〜Ｙ３が入力されるため、バッファ素子３７〜３９は
高インピーダンス状態となり、リード３２、バッファ素
子３６、リード４２を介してのみ端子２８と端子■２と
が接続される。即ち、端子２８側からの入力信号を反転
して端子１２側に出力する状態である。同様にして、第
１表に示すように端子１１及び端子２９からの入力信号
に基づきデータの入出力方向及び出力論理を選択的に切
換えることができる． 尚、通常は当該Ｉ／Ｏ用バッファＩＣの設置箇所に応じ
てデータ出力論理は固定されるため、端子２９に予めシ
ョートピン端子を選択的に接触させることにより、その
入力信号レベルを「Ｌ」またはｒＨ，に容易に設定でき
る。
共に「Ｌ」であった場合、リード４６を介してバッファ
素子３６にのみレベル「Ｈ」のコントロール信号ＹＯが
入力されると共に他のバッファ素子３７〜３９にリード
４７〜４９を介してレベル「Ｌ」のコントロール信号Ｙ
１〜Ｙ３が入力されるため、バッファ素子３７〜３９は
高インピーダンス状態となり、リード３２、バッファ素
子３６、リード４２を介してのみ端子２８と端子■２と
が接続される。即ち、端子２８側からの入力信号を反転
して端子１２側に出力する状態である。同様にして、第
１表に示すように端子１１及び端子２９からの入力信号
に基づきデータの入出力方向及び出力論理を選択的に切
換えることができる． 尚、通常は当該Ｉ／Ｏ用バッファＩＣの設置箇所に応じ
てデータ出力論理は固定されるため、端子２９に予めシ
ョートピン端子を選択的に接触させることにより、その
入力信号レベルを「Ｌ」またはｒＨ，に容易に設定でき
る。
［発明の効果］
このように本発明によれば、単一のＩＣによりデータの
入出力方向及びデータの出力論理を切換えることができ
ることから、入出力方向の切換え用及び出力論理の切換
え用に別途ロジック回路を必要とせず、部品点数が削減
され、組付け作業が容易になるばかりでなく、部品管理
も容易になる。
入出力方向及びデータの出力論理を切換えることができ
ることから、入出力方向の切換え用及び出力論理の切換
え用に別途ロジック回路を必要とせず、部品点数が削減
され、組付け作業が容易になるばかりでなく、部品管理
も容易になる。
以上のことから本発明の効果は極めて大である。
第ｌ図は、本発明に基づ＜Ｉ／Ｏ用バッファＩＣが用い
られたマイクロプロセッサシステムの模式的な要部構或
図である。 第２図は、本発明に基づ（Ｉ／Ｏ用バッファＩＣの論理
回路図である。 第３図は第２図の要部拡大図である。 １・・・ｃｐｕ基板 ２・・・ＣＰＵ３・・・パス
バッファ ４・・・マルチバス５・・・Ｉ／Ｏ基板
６・・・パスバッファ７・・・プログラマブルＩ／
Ｏ回路 ８・・・Ｉ／Ｏ用バッファＩＣ １１〜３０・・・端子 ３１・・・デコーダ３２〜３
５・・・リード ３６〜３９・・・バッファ素子４２〜
４５・・・リード ４６〜４９・・・リード特 許 出
願 人 株式会社三ツ葉電機製作所代 理 人
弁理士 大 島 陽 一第１図 第３図
られたマイクロプロセッサシステムの模式的な要部構或
図である。 第２図は、本発明に基づ（Ｉ／Ｏ用バッファＩＣの論理
回路図である。 第３図は第２図の要部拡大図である。 １・・・ｃｐｕ基板 ２・・・ＣＰＵ３・・・パス
バッファ ４・・・マルチバス５・・・Ｉ／Ｏ基板
６・・・パスバッファ７・・・プログラマブルＩ／
Ｏ回路 ８・・・Ｉ／Ｏ用バッファＩＣ １１〜３０・・・端子 ３１・・・デコーダ３２〜３
５・・・リード ３６〜３９・・・バッファ素子４２〜
４５・・・リード ４６〜４９・・・リード特 許 出
願 人 株式会社三ツ葉電機製作所代 理 人
弁理士 大 島 陽 一第１図 第３図
Claims (1)
- 【特許請求の範囲】 入出力方向を切換え可能なように対をなす端子同士を出
力反転バッファ素子を介して選択的に接続可能な第１の
回路と、 前記端子同士を出力非反転バッファ素子を介して選択的
に接続可能な第２の回路と、 前記端子同士を所望に応じて前記両回路のいずれか一方
をもって選択的に接続させる手段とを有することを特徴
とするＩ／Ｏ用バッファＩＣ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1159339A JPH0324609A (ja) | 1989-06-21 | 1989-06-21 | Ｉ／ｏ用バッファｉｃ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1159339A JPH0324609A (ja) | 1989-06-21 | 1989-06-21 | Ｉ／ｏ用バッファｉｃ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0324609A true JPH0324609A (ja) | 1991-02-01 |
Family
ID=15691675
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1159339A Pending JPH0324609A (ja) | 1989-06-21 | 1989-06-21 | Ｉ／ｏ用バッファｉｃ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0324609A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990086131A (ko) * | 1998-05-26 | 1999-12-15 | 김경복 | 화학.화약기관 및 장치구조 |
| WO2004101553A1 (en) * | 2003-05-19 | 2004-11-25 | Sanofi-Aventis Deutschland Gmbh | BENZIMIDAZOLE-DERIVATIVES AS FACTOR Xa INHIBITORS |
| WO2007032189A1 (ja) * | 2005-09-12 | 2007-03-22 | Sharp Kabushiki Kaisha | メモリカード用入出力装置及びその制御方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54129845A (en) * | 1978-03-31 | 1979-10-08 | Hitachi Ltd | Buffer unit for bidirectional data line |
| JPS6458008A (en) * | 1987-08-28 | 1989-03-06 | Mitsubishi Electric Corp | Bus conversion controller |
| JPH025168A (ja) * | 1988-06-22 | 1990-01-10 | Nec Ic Microcomput Syst Ltd | マイクロコンピュータ |
-
1989
- 1989-06-21 JP JP1159339A patent/JPH0324609A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54129845A (en) * | 1978-03-31 | 1979-10-08 | Hitachi Ltd | Buffer unit for bidirectional data line |
| JPS6458008A (en) * | 1987-08-28 | 1989-03-06 | Mitsubishi Electric Corp | Bus conversion controller |
| JPH025168A (ja) * | 1988-06-22 | 1990-01-10 | Nec Ic Microcomput Syst Ltd | マイクロコンピュータ |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990086131A (ko) * | 1998-05-26 | 1999-12-15 | 김경복 | 화학.화약기관 및 장치구조 |
| WO2004101553A1 (en) * | 2003-05-19 | 2004-11-25 | Sanofi-Aventis Deutschland Gmbh | BENZIMIDAZOLE-DERIVATIVES AS FACTOR Xa INHIBITORS |
| WO2007032189A1 (ja) * | 2005-09-12 | 2007-03-22 | Sharp Kabushiki Kaisha | メモリカード用入出力装置及びその制御方法 |
| KR100951991B1 (ko) * | 2005-09-12 | 2010-04-08 | 샤프 가부시키가이샤 | 메모리 카드용 입출력 장치 및 그 제어 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02242469A (ja) | 対向装置監視方式 | |
| JPH04123217A (ja) | 外部端子の状態切換回路 | |
| JPS6349870A (ja) | マイクロコンピユ−タ | |
| JPH02305145A (ja) | カレントループ伝送システム | |
| JPH04131908A (ja) | Ｉ／ｏユニット | |
| JPH0346350A (ja) | 半導体集積回路装置 | |
| JP2569765B2 (ja) | 信号処理集積回路装置 | |
| KR890008835Y1 (ko) | 컴퓨터 시스템의 비동기통신 포트 선택회로 | |
| JPS61112204A (ja) | リモ−トプロセス入出力装置 | |
| JPH033263A (ja) | 半導体集積回路 | |
| JPH0358141A (ja) | ユーザ用ロジックつき集積回路 | |
| JPH03188516A (ja) | 電源制御方式 | |
| JPH0533831B2 (ja) | ||
| JPH0616301B2 (ja) | 集積回路装置 | |
| JPH02130027U (ja) | ||
| JPH03100713A (ja) | 入出力共用化システム | |
| JPH0621226A (ja) | 半導体集積回路 | |
| JPS62131628A (ja) | インタフエ−ス回路 | |
| JPS62293370A (ja) | 半導体装置 | |
| JPH04175675A (ja) | 信号処理装置 | |
| JPH04315230A (ja) | ワンチップマイクロコンピュータ | |
| JPH01128561A (ja) | 論理ｌｓｉ | |
| JPH04169873A (ja) | デバイス試験装置および試験方法 | |
| JPS60119151A (ja) | 伝送回路 | |
| JPS58131817A (ja) | 電力制御機能回路 |