JPS61182251A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS61182251A JPS61182251A JP60022842A JP2284285A JPS61182251A JP S61182251 A JPS61182251 A JP S61182251A JP 60022842 A JP60022842 A JP 60022842A JP 2284285 A JP2284285 A JP 2284285A JP S61182251 A JPS61182251 A JP S61182251A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- layer
- contact
- width
- resistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/201—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits
- H10D84/204—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、特に牛擲体集積回路装置（以下ＩＣ）に形成
される抵抗体に関する。
される抵抗体に関する。
従来、ＩＣ内に形成される抵抗は第５図および第６図に
示す構造が多く用いられている。第５図は平面図、第６
図は第５図のＸ軸に対する断面図であり、■および９は
抵抗体としてのＰ型不純物層であり、ｌを抵抗部、９を
コンタクト部とする。
示す構造が多く用いられている。第５図は平面図、第６
図は第５図のＸ軸に対する断面図であり、■および９は
抵抗体としてのＰ型不純物層であり、ｌを抵抗部、９を
コンタクト部とする。
４は素子分離用のｐｒｉｇ、ｓはＰ型基板、６はＮ型エ
ピタキシャル層、７は高濃度Ｎ型埋込層である。
ピタキシャル層、７は高濃度Ｎ型埋込層である。
ここでコンタクト窓２を抵抗体１．９の内側にするのは
、ＩＣ製造工程におけるマスクの目合わせズレやエツチ
ングのバラツキ等により、コンタクト窓が抵抗体から外
れて、アルミニウム配？ｆ＃８が抵抗体の周囲のＮ型エ
ビタキンヤル層６と接触することを防ぐためである。−
力、抵抗体とアルミニウム配線８を接続する部分の抵抗
は、抵抗の設計上小さい刀が望筐しいため、コンタクト
窓２６あまり小さくすることができない。したがって。
、ＩＣ製造工程におけるマスクの目合わせズレやエツチ
ングのバラツキ等により、コンタクト窓が抵抗体から外
れて、アルミニウム配？ｆ＃８が抵抗体の周囲のＮ型エ
ビタキンヤル層６と接触することを防ぐためである。−
力、抵抗体とアルミニウム配線８を接続する部分の抵抗
は、抵抗の設計上小さい刀が望筐しいため、コンタクト
窓２６あまり小さくすることができない。したがって。
通常は、抵抗体としてのＰ型不純物の領域を抵抗部１よ
りも大きくしたコンタクト部９を作り、この部分にコン
タクト窓を設けている。
りも大きくしたコンタクト部９を作り、この部分にコン
タクト窓を設けている。
ところが、従来の抵抗の構造では抵抗部ｌよシも幅の広
いコンタクト部９を設けなければならないため、抵抗体
の面積が大さくなるうえ、第７図ように複数の抵抗を並
べたときの抵抗間距離）１０けコンタクト部間の距離と
なるため、抵抗体の形成に必要な領域が大きくなｐ、こ
の結果、ＩＣのペレットサイズを大きくするという次点
を有していた。
いコンタクト部９を設けなければならないため、抵抗体
の面積が大さくなるうえ、第７図ように複数の抵抗を並
べたときの抵抗間距離）１０けコンタクト部間の距離と
なるため、抵抗体の形成に必要な領域が大きくなｐ、こ
の結果、ＩＣのペレットサイズを大きくするという次点
を有していた。
本発明による抵抗は、コンタクト窓の幅が抵抗体の幅以
上であることを特徴とし、これによって抵抗の占有面積
が小さくなる。
上であることを特徴とし、これによって抵抗の占有面積
が小さくなる。
本発明を実施例により説明する。
第１図は本発明の一実施例による抵抗体の平面図、第２
図は第１図のＸ軸に対する断面図であわ、第５図および
第６図との共通部分は同じ番号を使っている０第１図か
ら明らかなように、コンタクト窓２と抵抗部ｌの幅を同
じにしてお！０、Ｌ、たがって従来の抵抗体よりもコン
タクト部のぶんだけ小ざくできる０また、第４図のよう
に抵抗体を並べる場合も、抵抗間距離１０は抵抗部１の
距離で決まるため、抵抗を形成する領域も小さくてすむ
。
図は第１図のＸ軸に対する断面図であわ、第５図および
第６図との共通部分は同じ番号を使っている０第１図か
ら明らかなように、コンタクト窓２と抵抗部ｌの幅を同
じにしてお！０、Ｌ、たがって従来の抵抗体よりもコン
タクト部のぶんだけ小ざくできる０また、第４図のよう
に抵抗体を並べる場合も、抵抗間距離１０は抵抗部１の
距離で決まるため、抵抗を形成する領域も小さくてすむ
。
ここで、マスクの目合わせズレ等によりコンタクト窓２
が抵抗部１からズして、アルミニウム配線８とＮ型エピ
タキシャル層６が接触することが考えられる。このとき
、層６の濃度は低いので、配線８と層６とはオーミック
コンタクトを形成せず、これらはショットキーバリア接
合を形成するＯ換言すれば、層６の濃度はショク）キー
接合を形成するように低くなっている。したがって、抵
抗部ｌとＮ型エピタキシャル層６０間に第３図で示すよ
うにショットキーバリアダイオード（以下８ＢＤ）１１
が形成されることになる。ショットキー接合を形成しか
つ他のデノくイスの電気的特性を劣化させないエピタキ
シャル層の濃度Ｖｉｉｘｔｏ１４乃至Ｉ Ｘ ｌ ０ｔ
ｙｃＩＩＬ−ｓが望ましいＯＮ型エピタキシャル層６は
ＩＣの最高電位、通常はＶ 電源端子に接続されている
０よって、８ＢＤ１１の耐圧以下の電源電圧で使用する
ＩＣであれば、何ら支障なく抵抗体は使用できる０通常
８ＢＤの耐圧は数十Ｖであり、また最近のＩＣは電池駆
動が主流となっており、はとんどのＩＣが十数Ｖ以下の
電源電圧となっているため、本発明による抵抗体は、は
とんどのＩＣに適用可能である。
が抵抗部１からズして、アルミニウム配線８とＮ型エピ
タキシャル層６が接触することが考えられる。このとき
、層６の濃度は低いので、配線８と層６とはオーミック
コンタクトを形成せず、これらはショットキーバリア接
合を形成するＯ換言すれば、層６の濃度はショク）キー
接合を形成するように低くなっている。したがって、抵
抗部ｌとＮ型エピタキシャル層６０間に第３図で示すよ
うにショットキーバリアダイオード（以下８ＢＤ）１１
が形成されることになる。ショットキー接合を形成しか
つ他のデノくイスの電気的特性を劣化させないエピタキ
シャル層の濃度Ｖｉｉｘｔｏ１４乃至Ｉ Ｘ ｌ ０ｔ
ｙｃＩＩＬ−ｓが望ましいＯＮ型エピタキシャル層６は
ＩＣの最高電位、通常はＶ 電源端子に接続されている
０よって、８ＢＤ１１の耐圧以下の電源電圧で使用する
ＩＣであれば、何ら支障なく抵抗体は使用できる０通常
８ＢＤの耐圧は数十Ｖであり、また最近のＩＣは電池駆
動が主流となっており、はとんどのＩＣが十数Ｖ以下の
電源電圧となっているため、本発明による抵抗体は、は
とんどのＩＣに適用可能である。
上記内科は、コンタクト窓２の幅を抵抗部ｌの幅よりも
積極的に大きくした場合も同様である。
積極的に大きくした場合も同様である。
また、層６がＰ型の場合は、ＳＢＤのアノード側がＩＣ
の最低電位にバイアスされることになるので、やはり使
用できる０ 〔発明の効果〕 以上説明したように本発明によれば、抵抗体及び抵抗体
を形成するのに必賛な領域が縮小され、ＩＣのベレ、ト
面積を縮小する効果がある０上記実施例はバイポーラＩ
Ｃであるが、Ｍ０８ＩＣにも適用され得る０
の最低電位にバイアスされることになるので、やはり使
用できる０ 〔発明の効果〕 以上説明したように本発明によれば、抵抗体及び抵抗体
を形成するのに必賛な領域が縮小され、ＩＣのベレ、ト
面積を縮小する効果がある０上記実施例はバイポーラＩ
Ｃであるが、Ｍ０８ＩＣにも適用され得る０
第１図は本発明の一実施例による抵抗体の平面図、第２
図は第１図のＸ軸に対する断面図、第３図はコンタクト
窓がズした場合の等価回路図、第４図は複数の抵抗体を
並べた場合の平面図、第５図および嬉６図は夫々従来例
の平面図および断面図、第７図は複数抵抗体の平面図で
ある０１・・・・・・抵抗体ｃＰ型）、２・・・・コン
タクト窓。 ３・・・絶縁１−１４・・・・・素子分離用Ｐ層、５・
・・・・Ｐ型基板、６・・・・・Ｎ型エビタキンヤル層
、７・・・・Ｎ型高濃度埋込層、８・・・・・・アルミ
ニウム配線％９・・・・・コンタクト部、１０・・・・
・抵抗間距離、１１・・・・・・寄生ショットキーバリ
アダイオード〇 ６一
図は第１図のＸ軸に対する断面図、第３図はコンタクト
窓がズした場合の等価回路図、第４図は複数の抵抗体を
並べた場合の平面図、第５図および嬉６図は夫々従来例
の平面図および断面図、第７図は複数抵抗体の平面図で
ある０１・・・・・・抵抗体ｃＰ型）、２・・・・コン
タクト窓。 ３・・・絶縁１−１４・・・・・素子分離用Ｐ層、５・
・・・・Ｐ型基板、６・・・・・Ｎ型エビタキンヤル層
、７・・・・Ｎ型高濃度埋込層、８・・・・・・アルミ
ニウム配線％９・・・・・コンタクト部、１０・・・・
・抵抗間距離、１１・・・・・・寄生ショットキーバリ
アダイオード〇 ６一
Claims (1)
- 抵抗体と導電配線とを接続するための開口部の幅が、
前記抵抗体の幅以上であることを特徴とする半導体装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60022842A JPS61182251A (ja) | 1985-02-08 | 1985-02-08 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60022842A JPS61182251A (ja) | 1985-02-08 | 1985-02-08 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61182251A true JPS61182251A (ja) | 1986-08-14 |
Family
ID=12093960
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60022842A Pending JPS61182251A (ja) | 1985-02-08 | 1985-02-08 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61182251A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01167057U (ja) * | 1988-05-13 | 1989-11-22 | ||
| JP2015130428A (ja) * | 2014-01-08 | 2015-07-16 | 富士通セミコンダクター株式会社 | 半導体装置及び半導体装置の製造方法 |
-
1985
- 1985-02-08 JP JP60022842A patent/JPS61182251A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01167057U (ja) * | 1988-05-13 | 1989-11-22 | ||
| JP2015130428A (ja) * | 2014-01-08 | 2015-07-16 | 富士通セミコンダクター株式会社 | 半導体装置及び半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8735968B2 (en) | Integrated MOSFET devices with Schottky diodes and associated methods of manufacturing | |
| JP4278721B2 (ja) | 高い逆降伏電圧を有するツェナーダイオード | |
| KR100208632B1 (ko) | 반도체 집적 회로 및 그 제조 방법 | |
| JP3983671B2 (ja) | ショットキーダイオード | |
| US6495863B2 (en) | Semiconductor device having diode for input protection circuit of MOS structure device | |
| US4829344A (en) | Electronic semiconductor device for protecting integrated circuits against electrostatic discharges | |
| EP0385450B1 (en) | Semiconductor device with MIS capacitor | |
| US6914270B2 (en) | IGBT with PN insulation and production method | |
| JP2011077484A (ja) | 半導体装置 | |
| JPH0795565B2 (ja) | 相補型ｍｉｓ集積回路の静電気保護装置 | |
| US4520382A (en) | Semiconductor integrated circuit with inversion preventing electrode | |
| US4727408A (en) | Semiconductor device with high breakdown voltage vertical transistor and fabricating method therefor | |
| JPS61182251A (ja) | 半導体装置 | |
| CN216793695U (zh) | 一种集成结势垒肖特基的mosfet器件 | |
| US12159914B2 (en) | Trench power semiconductor device | |
| CN215815878U (zh) | 具有隔离结构的集成式芯片 | |
| US6459128B1 (en) | Field-effect transistor | |
| JPH01214055A (ja) | 静電破壊保護装置 | |
| JPS6359262B2 (ja) | ||
| JPH02283070A (ja) | 入力保護回路を備えた半導体集積回路装置 | |
| JPS6156458A (ja) | 半導体装置 | |
| JP2003110119A (ja) | 静電サージ保護用素子 | |
| JPH0441499B2 (ja) | ||
| JPH0464458B2 (ja) | ||
| JP2822727B2 (ja) | 半導体入力保護装置 |