JPS61187013A - プロセス制御計算機 - Google Patents
プロセス制御計算機Info
- Publication number
- JPS61187013A JPS61187013A JP60026344A JP2634485A JPS61187013A JP S61187013 A JPS61187013 A JP S61187013A JP 60026344 A JP60026344 A JP 60026344A JP 2634485 A JP2634485 A JP 2634485A JP S61187013 A JPS61187013 A JP S61187013A
- Authority
- JP
- Japan
- Prior art keywords
- input
- output device
- data
- computer
- process input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B9/00—Safety arrangements
- G05B9/02—Safety arrangements electric
- G05B9/03—Safety arrangements electric with multiple-channel loop, i.e. redundant control systems
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の技術分野］
本発明はプロセス入出力装置の異常を他の計算機を介し
て監視するプロセス制御計算機に関するものである。
て監視するプロセス制御計算機に関するものである。
［発明の技術的背景とその問題点］
一般にプロセス制御計算機は計算機本体にプロセス入出
力装置を付属し、制御対象となる装置群との間で各種の
０Ｎ−ＯＦＦ信号やアナログ信号の入出力を行い、これ
らの信号によって計算機本体がブＯセスの状態を把握し
ながら所定の監視・制御の動作を行う。
力装置を付属し、制御対象となる装置群との間で各種の
０Ｎ−ＯＦＦ信号やアナログ信号の入出力を行い、これ
らの信号によって計算機本体がブＯセスの状態を把握し
ながら所定の監視・制御の動作を行う。
また監視のためにプリンタやディスプレイ装置などの周
辺機器を付属している。
辺機器を付属している。
このような制御用計算機はノイズの多い場所に置かれる
ことが多く、特にプロセス入出力装置にノイズが侵入し
やすい。
ことが多く、特にプロセス入出力装置にノイズが侵入し
やすい。
ノイズのレベルが低い場合には不具合を生ずることは無
いが計算機のディジタル信号のレベルに近いノイズが侵
入すると、それがたとえ−回であっても計算機は重大な
影響を受ける。
いが計算機のディジタル信号のレベルに近いノイズが侵
入すると、それがたとえ−回であっても計算機は重大な
影響を受ける。
このためプロセス入出力装置自体にも異常検出回路を設
けて、異常信号を検出したときは自動的に動作を停止す
るよう考慮されている。
けて、異常信号を検出したときは自動的に動作を停止す
るよう考慮されている。
この場合は計算機本体からプロセス入出力装置に初期化
信号を出力して復帰させる必要があり、計算機の電源を
−たん切り電源の再投入を行って装置全体の初期化を行
い動作を再開させている。
信号を出力して復帰させる必要があり、計算機の電源を
−たん切り電源の再投入を行って装置全体の初期化を行
い動作を再開させている。
しかし異常発生時にその都度初期化を行うことはプロセ
スの運転を中断することになって好ましくない。
スの運転を中断することになって好ましくない。
この問題を解決するにはノイズの原因を除去すること、
またはノイズの侵入を防止することが最善であるが、実
際上は極めて困難であり、また費用がかかりすぎるとい
う問題もある。
またはノイズの侵入を防止することが最善であるが、実
際上は極めて困難であり、また費用がかかりすぎるとい
う問題もある。
［発明の目的］
本発明はプロセス入出力装置を有する複数台の計算機が
データ通信装置によって相互に接続されているとき、プ
ロセス入出力装置の異常を、他方の計算機を介して監視
するプロセス制御計算機を提供することを目的としてい
る。
データ通信装置によって相互に接続されているとき、プ
ロセス入出力装置の異常を、他方の計算機を介して監視
するプロセス制御計算機を提供することを目的としてい
る。
［発明の概要］
本発明は、プロセス入出力装置を介して装置群からプロ
セスデータが入力されると共に、それぞれのプロセス入
出力装置を有する他の計算機とデータ通信回線を介して
結合されるプロセス制御計算様において、装置群から入
力されるプロセスデータのうち特定の信号を他の計算機
のプロセス入出力装置にも入力し、上記特定の信号を自
己の・プロセス入出力装置を介して直接に伝送された信
号と上記他の計算機を通ってデータ通信回路を介して伝
送された信号とを当該プロセス制御計算機において比較
し、両者が一致しないときに自己のプロセス入出力装置
の異常と判別し、これによってプロセス入出力装置がノ
イズを受は易い場所に設置される場合にも安全にプロセ
ス制御を継続できるようにしたものである。
セスデータが入力されると共に、それぞれのプロセス入
出力装置を有する他の計算機とデータ通信回線を介して
結合されるプロセス制御計算様において、装置群から入
力されるプロセスデータのうち特定の信号を他の計算機
のプロセス入出力装置にも入力し、上記特定の信号を自
己の・プロセス入出力装置を介して直接に伝送された信
号と上記他の計算機を通ってデータ通信回路を介して伝
送された信号とを当該プロセス制御計算機において比較
し、両者が一致しないときに自己のプロセス入出力装置
の異常と判別し、これによってプロセス入出力装置がノ
イズを受は易い場所に設置される場合にも安全にプロセ
ス制御を継続できるようにしたものである。
［発明の実施例］
本発明の一実施例を第１図に示す。
第１図は２台の計算機を用いた場合であり、一方の計算
機ＣＰＵ−Ａにはプロセス入出力装置Ｐ１０−Ａとデー
タ通信装置ＤＬ−Ａが接続され、プロセス入出力装ｆｌ
ＰＩｏ−Ａには制御対象となる装置群１０から各種の０
Ｎ−ＯＦＦ信号１０−１〜１０−ｎが入力される。
機ＣＰＵ−Ａにはプロセス入出力装置Ｐ１０−Ａとデー
タ通信装置ＤＬ−Ａが接続され、プロセス入出力装ｆｌ
ＰＩｏ−Ａには制御対象となる装置群１０から各種の０
Ｎ−ＯＦＦ信号１０−１〜１０−ｎが入力される。
また、他方の計算機ＣＰＬＪ−８にはプロセス入出力装
置ＰＩＯ−８とデータ通信装置ＤＬ−８が接続され、プ
ロセス入出力装置１ＰＩＯ−８には制御対象となる装置
群２０から各種の０Ｎ−ＯＦＦ信号２０−１〜２Ｏ−Ｉ
ＩＩが入力される。
置ＰＩＯ−８とデータ通信装置ＤＬ−８が接続され、プ
ロセス入出力装置１ＰＩＯ−８には制御対象となる装置
群２０から各種の０Ｎ−ＯＦＦ信号２０−１〜２Ｏ−Ｉ
ＩＩが入力される。
データ通信装置ＤＬ−Ａと０Ｌ−８とは通信回線１００
で結ばれており、計算機ＣＰＵ−ＡとＣＰＵ−Ｂとの間
でデータの伝送が行われる。
で結ばれており、計算機ＣＰＵ−ＡとＣＰＵ−Ｂとの間
でデータの伝送が行われる。
また０Ｎ−ＯＦＦ信号１０−ｎと同一の信号源Ｓから得
られるＯＮ・ＯＦＦ信号１０−ｎ’がプロセス入出力装
置ＰＩＯ−Ｂに入力されている。
られるＯＮ・ＯＦＦ信号１０−ｎ’がプロセス入出力装
置ＰＩＯ−Ｂに入力されている。
計算機ＣＰＵ−Ａのプロセス入出力装置ｆｆＰｒ。
−Ａは大きなノイズの侵入によってしばしば動作不能に
なるのに対し、計算機ＣＰＵ−８のプロセス入出力装置
ＰＩＯ−Ｂはノイズの少い場所に設置されているのでそ
のような事態になることは無く、いつも正常に動作し得
る。
なるのに対し、計算機ＣＰＵ−８のプロセス入出力装置
ＰＩＯ−Ｂはノイズの少い場所に設置されているのでそ
のような事態になることは無く、いつも正常に動作し得
る。
プロセス入出力装置Ｐｒｏ−Ａが動作停止すると、当然
その入力信号１０−１〜１０−ｎ’の状態は正しく計算
機ＣＰＩＪ−Ａの内部に反映されないが、信号１０−ｎ
については、同一信号源の信号１〇−ｎ′をプロセス入
出力装置ＰＩＯ−８に入力しているので、通信回線１０
０を介してその状態を計算機ＣＰＵ−Ａが知ることがで
きる。
その入力信号１０−１〜１０−ｎ’の状態は正しく計算
機ＣＰＩＪ−Ａの内部に反映されないが、信号１０−ｎ
については、同一信号源の信号１〇−ｎ′をプロセス入
出力装置ＰＩＯ−８に入力しているので、通信回線１０
０を介してその状態を計算機ＣＰＵ−Ａが知ることがで
きる。
従って計算機ＣＰＵ−Ａで信号１０−ｎの状態Ｓ１と信
号１０−ｎ’ を計算機ＣＰＵ−８を介してデータ伝送
によって得た値Ｓ２とを比較すると、Ｓｌと８２とが一
致しないことによってプロセス入出力装置ＰＩＯ−Ａは
正常に動作していないことを判定することができる。
号１０−ｎ’ を計算機ＣＰＵ−８を介してデータ伝送
によって得た値Ｓ２とを比較すると、Ｓｌと８２とが一
致しないことによってプロセス入出力装置ＰＩＯ−Ａは
正常に動作していないことを判定することができる。
この場合計算１１ｃＰＵ−Ａは、プロセス入出力装置Ｐ
ＩＯ−Ａに対し、て初期化信号を出力し、強制的にその
動作を再開させる。
ＩＯ−Ａに対し、て初期化信号を出力し、強制的にその
動作を再開させる。
ただし入力信号１０−１〜１０−ｎは、正しく把握され
ていないので、初期化の直後に全入力信号を一括して読
み込んで正常な動作を再開する。
ていないので、初期化の直後に全入力信号を一括して読
み込んで正常な動作を再開する。
上記計算機ＣＰｔＪ−Ａの動作機能を第２図に示す。
第２図において、入出力管理部分２００は、プロセス入
出力装置ＣＰＵ−Ａに入力されるＯＮ・ＯＦＦ信号の値
が変化したことを検出してその変化の生じた信号の属す
るアドレスをディジタル入力アドレス保持部分２２０に
セットし、ディジタル入力処理部分３００を起動する。
出力装置ＣＰＵ−Ａに入力されるＯＮ・ＯＦＦ信号の値
が変化したことを検出してその変化の生じた信号の属す
るアドレスをディジタル入力アドレス保持部分２２０に
セットし、ディジタル入力処理部分３００を起動する。
ディジタル入力処理部分３００では、どこのアドレスに
変化が生じたかをディジタル入力アドレス保持部分２１
０を参照して知り、そのアドレスに対してディジタル入
力部分３１０において入力信号の読み込みを実行し、テ
ーブル更新部分３２０においてその読み込んだ値に関し
てディジタル入力テーブル２３０の内容を更新する。
変化が生じたかをディジタル入力アドレス保持部分２１
０を参照して知り、そのアドレスに対してディジタル入
力部分３１０において入力信号の読み込みを実行し、テ
ーブル更新部分３２０においてその読み込んだ値に関し
てディジタル入力テーブル２３０の内容を更新する。
この動作によりディジタル入力テーブル２３０は常に最
新の入力信号の値を保持している。
新の入力信号の値を保持している。
また入出力管理部分２００は計算機ｃｐｕ−ｓより通信
装置を介してデータ伝送が行われるごとにその伝送され
たデータをデータ保持部分２２０にセットし、データ通
信処理部分４００を。起動する。
装置を介してデータ伝送が行われるごとにその伝送され
たデータをデータ保持部分２２０にセットし、データ通
信処理部分４００を。起動する。
ここではまずデータ保持部分２２０のＯＮ・ＯＦＦ信号
１０−ｎ’の値Ｓ２を保持している部分と、ディジタル
入力テーブル２３０の０Ｎ−ＯＦＦ信号１０−ｎの値Ｓ
１を保持している部分を参照し、この両者の値を比較す
る。
１０−ｎ’の値Ｓ２を保持している部分と、ディジタル
入力テーブル２３０の０Ｎ−ＯＦＦ信号１０−ｎの値Ｓ
１を保持している部分を参照し、この両者の値を比較す
る。
比較の結果、Ｓｌと８２とが一致していない場合には、
ディジタル入力部分３００が正常に動作′しない、すな
わちプロセス入出力袋ＭＰＩＯ−Ａの入力動作が行われ
ていないと判断し、プロセス入出力装置初期化部分４２
０においてプロセス入出力袋＠ＰＩＯ−Ａに対して初期
化信号を出力して動作を再開させる。
ディジタル入力部分３００が正常に動作′しない、すな
わちプロセス入出力袋ＭＰＩＯ−Ａの入力動作が行われ
ていないと判断し、プロセス入出力装置初期化部分４２
０においてプロセス入出力袋＠ＰＩＯ−Ａに対して初期
化信号を出力して動作を再開させる。
次にディジタル入力部分４３０において所定のＯＮ・Ｏ
ＦＦ入力信号すべての読み込みを行い、その結果をテー
ブル更新部分４４０においてディジタル入カテーブ２３
０に書き込む。
ＦＦ入力信号すべての読み込みを行い、その結果をテー
ブル更新部分４４０においてディジタル入カテーブ２３
０に書き込む。
これにより以後発生する０Ｎ−ＯＦＦ信号の状態の変化
は前述したディジタル入力処理部分３００によってディ
ジタル入力テーブル２３０に反映される。
は前述したディジタル入力処理部分３００によってディ
ジタル入力テーブル２３０に反映される。
上記の実施例によれば、ノイズによりプロセス入出力装
置ＰＩＯ−Ａの動作が停止しても頻繁に０Ｎ−ＯＦＦと
くり返し、またノイズの影響の少いような特定のＯＮ・
ＯＦＦ信号信号選んでこの信号の一方をプロセス入出力
装置ＰＩＯ−Ａから読み込み他方をノイズの影響を受け
ないところに置かれている他の計算機に入力して、この
計算機からのデータ伝送によって読み込み、この両方の
信号を比較して一致しない場合にプロセス入出力装置Ｐ
ＩＯ−Ａが異常と判断して直ちに復帰操作が行われるの
で、従来のように運転を中断して復帰操作を行うような
不具合が解消される。
置ＰＩＯ−Ａの動作が停止しても頻繁に０Ｎ−ＯＦＦと
くり返し、またノイズの影響の少いような特定のＯＮ・
ＯＦＦ信号信号選んでこの信号の一方をプロセス入出力
装置ＰＩＯ−Ａから読み込み他方をノイズの影響を受け
ないところに置かれている他の計算機に入力して、この
計算機からのデータ伝送によって読み込み、この両方の
信号を比較して一致しない場合にプロセス入出力装置Ｐ
ＩＯ−Ａが異常と判断して直ちに復帰操作が行われるの
で、従来のように運転を中断して復帰操作を行うような
不具合が解消される。
上記実施例は計算機が２台接続される場合であるが、３
台以上の計算機が接続されている場合にも同様に本発明
の適用が可能である。
台以上の計算機が接続されている場合にも同様に本発明
の適用が可能である。
また上記実施例では０Ｎ−ＯＦＦ信号の状態変化（ＯＮ
・ＯＦＦ値の変化）が発生するごとにプロセス入出力装
置の異常の判定を行っているが、入出力信号の割込動作
によらずに計算機のもつ定周期動作を利用して一定周期
で同様の異常の判定を行うことも可能である。
・ＯＦＦ値の変化）が発生するごとにプロセス入出力装
置の異常の判定を行っているが、入出力信号の割込動作
によらずに計算機のもつ定周期動作を利用して一定周期
で同様の異常の判定を行うことも可能である。
［発明の効果］
以上説明したように本発明によれば、ノイズの影響を受
は易い場所に置かれたプロセス入出力装置の信号に対応
する信号をノイズの影響を受けない他の計算機のプロセ
ス入出力装置に入力し、その信号を他の計算機からデー
タ通信回線を介して当該計算機に入力し、ここで両方の
信号を比較しているので、これによって当該計算機のプ
ロセス入出力装置の以上を判別して自動復帰などの対策
を確実に行うことが可能となる。
は易い場所に置かれたプロセス入出力装置の信号に対応
する信号をノイズの影響を受けない他の計算機のプロセ
ス入出力装置に入力し、その信号を他の計算機からデー
タ通信回線を介して当該計算機に入力し、ここで両方の
信号を比較しているので、これによって当該計算機のプ
ロセス入出力装置の以上を判別して自動復帰などの対策
を確実に行うことが可能となる。
第１図は本発明の一実施例を示すシステム構成図、第２
図は本発明の動作を示す機能構成図である。 ＣＰＬＪ−Ａ、ＣＰＵ−Ｂ・・・プロセス制御計算機Ｐ
ＩＯ−Ａ、ＰＩＯ−８・・・プロセス入出力装置ＤＬ−
Ａ、ＤＬ−８・・・データ通信装置１０、２０・・・装
置群、１００・・・データ通信回線（７３１７）代理人
弁理士 則 近 憲 佑（ほか１名）
図は本発明の動作を示す機能構成図である。 ＣＰＬＪ−Ａ、ＣＰＵ−Ｂ・・・プロセス制御計算機Ｐ
ＩＯ−Ａ、ＰＩＯ−８・・・プロセス入出力装置ＤＬ−
Ａ、ＤＬ−８・・・データ通信装置１０、２０・・・装
置群、１００・・・データ通信回線（７３１７）代理人
弁理士 則 近 憲 佑（ほか１名）
Claims (1)
- プロセス入出力装置を介して装置群からプロセスデータ
が入力されると共に、それぞれのプロセス入出力装置を
有する他の計算機とデータ通信回線を介して結合される
プロセス制御計算機において、装置群から入力されるプ
ロセスデータのうち特定の信号を他の計算機のプロセス
入出力装置にも入力し、上記特定の信号を自己のプロセ
ス入出力装置を介して直接に伝送された信号と上記他の
計算機を通りデータ通信回路を介して伝送された信号と
を当該プロセス制御計算機において比較し、両者が一致
しないときに自己のプロセス入出力装置の異常と判別す
ることを特徴とするプロセス制御計算機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60026344A JPS61187013A (ja) | 1985-02-15 | 1985-02-15 | プロセス制御計算機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60026344A JPS61187013A (ja) | 1985-02-15 | 1985-02-15 | プロセス制御計算機 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61187013A true JPS61187013A (ja) | 1986-08-20 |
Family
ID=12190825
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60026344A Pending JPS61187013A (ja) | 1985-02-15 | 1985-02-15 | プロセス制御計算機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61187013A (ja) |
-
1985
- 1985-02-15 JP JP60026344A patent/JPS61187013A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5923099A (en) | Intelligent backup power controller | |
| US5638510A (en) | Multiplexed system with watch dog timers | |
| US4488303A (en) | Fail-safe circuit for a microcomputer based system | |
| US20030121642A1 (en) | Cascadable dual fan controller | |
| JPS61187013A (ja) | プロセス制御計算機 | |
| JPS63224446A (ja) | 通信システム | |
| JPS6230442B2 (ja) | ||
| JP2861595B2 (ja) | 冗長化ｃｐｕユニットの切り替え制御装置 | |
| JPS6263325A (ja) | 電源異常処理方式 | |
| JP2606615B2 (ja) | コンピュータリセット制御回路およびコンピュータリセット制御方法 | |
| JP2554268B2 (ja) | 計算機分散システム | |
| JPH01256480A (ja) | エレベータの制御装置 | |
| US4841477A (en) | Response/processing apparatus for external-abnormal-state in data processing system | |
| JPH0273451A (ja) | 制御装置 | |
| JP3107104B2 (ja) | 待機冗長方式 | |
| JP2706027B2 (ja) | プログラマブルコントローラ | |
| JPH0157376B2 (ja) | ||
| JP2725680B2 (ja) | バス異常検出回路 | |
| JPS6362776B2 (ja) | ||
| JPS61267810A (ja) | 停電検出判定回路 | |
| JPS63201809A (ja) | 遠隔電源投入方式 | |
| KR200183293Y1 (ko) | 개인용 컴퓨터 이상발생복구장치 | |
| JPH03222020A (ja) | マルチマイクロプロセッサシステムのリセット方式 | |
| JPH06250864A (ja) | プログラマブルコントローラの誤出力防止方法 | |
| JPH0540510A (ja) | 制御装置 |