JPS61194864A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS61194864A JPS61194864A JP60035676A JP3567685A JPS61194864A JP S61194864 A JPS61194864 A JP S61194864A JP 60035676 A JP60035676 A JP 60035676A JP 3567685 A JP3567685 A JP 3567685A JP S61194864 A JPS61194864 A JP S61194864A
- Authority
- JP
- Japan
- Prior art keywords
- wiring layer
- capacitive element
- metal film
- power source
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D88/00—Three-dimensional [3D] integrated devices
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は半導体装置に関し、特に半導体集積回路中に形
成される容邑素子構造の改良に係る。
成される容邑素子構造の改良に係る。
ＩＣやＬＳＩ等の半導体装置では、］・ランジスタ等の
能動素子の外に抵抗や容量素子等の受動素子が含まれ、
これら受動素子の占有面積がかなりの比重を占める。特
に容量素子は他の素子に比較して大きな面積を必要とす
るため、集積度の向上を阻害する要因になっている。
能動素子の外に抵抗や容量素子等の受動素子が含まれ、
これら受動素子の占有面積がかなりの比重を占める。特
に容量素子は他の素子に比較して大きな面積を必要とす
るため、集積度の向上を阻害する要因になっている。
第２図は従来の半導体ＩＡＷにおける容量素子の構造を
示ず断面図である。同図において１はＰ型シリコン基板
である。該シリコン基板１の表層にはＮ型不純物領域２
が形成され、又その表面はシリコン酸化膜３を介してア
ルミニウム等の金属膜からなるキャパシタ電極４が形成
されている。そしてＮ型不鈍物領１ｊ１２、キャパシタ
電ｔａｉ４、および両者に挟まれたシリコン酸化膜３に
よって容ｌ素子が構成されている。
示ず断面図である。同図において１はＰ型シリコン基板
である。該シリコン基板１の表層にはＮ型不純物領域２
が形成され、又その表面はシリコン酸化膜３を介してア
ルミニウム等の金属膜からなるキャパシタ電極４が形成
されている。そしてＮ型不鈍物領１ｊ１２、キャパシタ
電ｔａｉ４、および両者に挟まれたシリコン酸化膜３に
よって容ｌ素子が構成されている。
なお、例えば０ＭＯ８の場合には、容量素子の片方の電
極となる不純物領域はとしてウェル領域を用いることが
多い。
極となる不純物領域はとしてウェル領域を用いることが
多い。
上記従来の構造からなる容量素子の場合、その容畠を大
きくしようとすれば不純物領域２の面積を大きくしなけ
ればならず、既述のしたように集積度が低下さざるを得
ない問題がある。
きくしようとすれば不純物領域２の面積を大きくしなけ
ればならず、既述のしたように集積度が低下さざるを得
ない問題がある。
また、容量素子を構成する不純物領Ｒ２にアルミニウム
配線層を接続する場合、不純物領域２がウェル領域のよ
うに深いときには問題ないが、拡散深さが浅いときには
コンタクト部でアルミニウムが不純物領［２を突抜けて
拡散する等の異状を生じる問題がある。
配線層を接続する場合、不純物領域２がウェル領域のよ
うに深いときには問題ないが、拡散深さが浅いときには
コンタクト部でアルミニウムが不純物領［２を突抜けて
拡散する等の異状を生じる問題がある。
本発明は上記事情に鑑みてなされたもので、チップサイ
ズの拡大を伴うことなく大容量の容量素子を形成でき、
且つ配線の異状をも防止できる半導体装置を提供するも
のである。
ズの拡大を伴うことなく大容量の容量素子を形成でき、
且つ配線の異状をも防止できる半導体装置を提供するも
のである。
本発明による半導体￥ｉｆｆは、各種の素子が形成され
た半導体基板と、該半導体基板上に絶縁膜を介して形成
された第一の金属膜パターンと、該第一の金ｌ！！膜パ
ターン上に絶縁膜を介して形成された第二の金属膜パタ
ーンとを具備し、前記第一の金属膜パターン、前記第二
の金ＩＩ！膜パターン及び両金属膜パターン間の絶縁膜
が容量素子を構成していることを特徴とするものである
。
た半導体基板と、該半導体基板上に絶縁膜を介して形成
された第一の金属膜パターンと、該第一の金ｌ！！膜パ
ターン上に絶縁膜を介して形成された第二の金属膜パタ
ーンとを具備し、前記第一の金属膜パターン、前記第二
の金ＩＩ！膜パターン及び両金属膜パターン間の絶縁膜
が容量素子を構成していることを特徴とするものである
。
本発明において、前記第一および第二の金属膜パターン
はキャパシタ電極として機能するもので、このうち第一
の金属膜パターンとしては半導体装置における金属配線
層を用いることができる。但し、キャパシタＮ極として
は電位が一定である必要があるから、金属配線層を用い
る場合にはＭ源電位または接地電位に接続された配線層
を用いるのが望ましい。
はキャパシタ電極として機能するもので、このうち第一
の金属膜パターンとしては半導体装置における金属配線
層を用いることができる。但し、キャパシタＮ極として
は電位が一定である必要があるから、金属配線層を用い
る場合にはＭ源電位または接地電位に接続された配線層
を用いるのが望ましい。
上記のように、本発明では容量素子を半導体基板中に形
成された素子の上に積層して形成できるため、チップサ
イズを拡大することなく大容量の容量素子を形成でき、
従って集積度の向上を図ることができる。
成された素子の上に積層して形成できるため、チップサ
イズを拡大することなく大容量の容量素子を形成でき、
従って集積度の向上を図ることができる。
また、本発明ではキャパシタＮ極に拡散層を用いていな
いため、従来のように他の配線層とのコンタクト部分で
電極の突抜は等の配線異状を生じることはない。
いため、従来のように他の配線層とのコンタクト部分で
電極の突抜は等の配線異状を生じることはない。
（発明の実施例）
第１図は本発明の一実施例になる半導体装置の要部を示
す断面図である。同図において、１１はＰ型シリコン基
板であり、図示しない領域にはトランジスタ等の種々の
素子が形成されている。また、シリコン基板１］の表層
には図示しないこれらの素子に電ａ電位を供給するため
のＮ＋型拡散配線層１３が形成されている。シリコン基
板１１の表面はシリコン酸化喚１３で覆われ、該シリコ
ン酸化膜上にはアルミニウム蒸ＩＭパターンからなる電
源配ＷＡＩｌｉ１４が形成されている。該電源配線層１
４は、コンタクトホールを介して前記拡散配線層１２に
オーミックコンタクトされ、また池端部は図示しないポ
ンディングパッドに接続されている。更に、電源配線層
１４の上にはＣＶＤ−・５ｉＯｚｌｔｌｉ５を介してア
ルミニウム蒸着膜パターンからなるキャパシタ電極１６
が形成されている。
す断面図である。同図において、１１はＰ型シリコン基
板であり、図示しない領域にはトランジスタ等の種々の
素子が形成されている。また、シリコン基板１］の表層
には図示しないこれらの素子に電ａ電位を供給するため
のＮ＋型拡散配線層１３が形成されている。シリコン基
板１１の表面はシリコン酸化喚１３で覆われ、該シリコ
ン酸化膜上にはアルミニウム蒸ＩＭパターンからなる電
源配ＷＡＩｌｉ１４が形成されている。該電源配線層１
４は、コンタクトホールを介して前記拡散配線層１２に
オーミックコンタクトされ、また池端部は図示しないポ
ンディングパッドに接続されている。更に、電源配線層
１４の上にはＣＶＤ−・５ｉＯｚｌｔｌｉ５を介してア
ルミニウム蒸着膜パターンからなるキャパシタ電極１６
が形成されている。
上記実施例において、電源配線層１４、ｃＶＤ−８ｉＱ
２膜１５及びキャパシタ電１４１ｉ１６が容量素子を構
成している。電源配線１１４には常に一定の電源電位（
ＶｃｃまたはＶＤＤ）が供給されるから、該配線層１４
を用いて容量素子を構成しでも正常なコンデンサ機能を
得ることができろ。
２膜１５及びキャパシタ電１４１ｉ１６が容量素子を構
成している。電源配線１１４には常に一定の電源電位（
ＶｃｃまたはＶＤＤ）が供給されるから、該配線層１４
を用いて容量素子を構成しでも正常なコンデンサ機能を
得ることができろ。
このように容量素子をシリコン基板中の拡散配線層を用
いずにｆａ層して構成したため、上記実施例の半導体装
置ではシリコン基板１１に形成されるトランジスタの集
積度を犠牲にすることなく大官ωのコンデンサを形成で
き、チップサイズの縮小および集積度の増大を図ること
ができる。
いずにｆａ層して構成したため、上記実施例の半導体装
置ではシリコン基板１１に形成されるトランジスタの集
積度を犠牲にすることなく大官ωのコンデンサを形成で
き、チップサイズの縮小および集積度の増大を図ること
ができる。
なお、上記実施例では電源配線層を用いて容量素子を構
成したが、接地配線層その伯の電像が一定な配線層を用
いても良く、また別個にキャパシタ電極を形成してもよ
い。
成したが、接地配線層その伯の電像が一定な配線層を用
いても良く、また別個にキャパシタ電極を形成してもよ
い。
〔発明の効果〕
以上詳述したように、本発明の半導体装置によればチッ
プサイズの拡大を伴うことなく大容量の容量素子を形成
でき、且つ従来のように容量素子と配線とのコンタクト
部分における異状をも回避できる等、顕著な効果が１９
られるものである。
プサイズの拡大を伴うことなく大容量の容量素子を形成
でき、且つ従来のように容量素子と配線とのコンタクト
部分における異状をも回避できる等、顕著な効果が１９
られるものである。
第１図は本発明の一実施例になる半導体装置の要部を示
す断面図、第２図は従来の半導体装置における容量素子
部分の構造を示す断面図である。 １１・・・Ｐ型シリコン基板、１２・・・拡散配線層、
１３・・・シリコン酸化膜、１４・・・電源配線層、１
５−ＣＶＤ−８ｉ ０２ ＰＩＡ、１６−＄ｔバシタ電
極出願人代理人 弁理士 鈴江武彦 第１図 第２図
す断面図、第２図は従来の半導体装置における容量素子
部分の構造を示す断面図である。 １１・・・Ｐ型シリコン基板、１２・・・拡散配線層、
１３・・・シリコン酸化膜、１４・・・電源配線層、１
５−ＣＶＤ−８ｉ ０２ ＰＩＡ、１６−＄ｔバシタ電
極出願人代理人 弁理士 鈴江武彦 第１図 第２図
Claims (1)
- 各種の素子が形成された半導体基板と、該半導体基板
上に絶縁膜を介して形成された第一の金属膜パターンと
、該第一の金属膜パターン上に絶縁膜を介して形成され
た第二の金属膜パターンとを具備し、前記第一の金属膜
パターン、前記第二の金属膜パターン及び両金属膜パタ
ーン間の絶縁膜が容量素子を構成していることを特徴と
する半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60035676A JPS61194864A (ja) | 1985-02-25 | 1985-02-25 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60035676A JPS61194864A (ja) | 1985-02-25 | 1985-02-25 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61194864A true JPS61194864A (ja) | 1986-08-29 |
Family
ID=12448482
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60035676A Pending JPS61194864A (ja) | 1985-02-25 | 1985-02-25 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61194864A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6282749U (ja) * | 1985-11-13 | 1987-05-27 |
-
1985
- 1985-02-25 JP JP60035676A patent/JPS61194864A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6282749U (ja) * | 1985-11-13 | 1987-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2940306B2 (ja) | ヘテロ接合バイポーラトランジスタ集積回路装置およびその製造方法 | |
| JP2859363B2 (ja) | 半導体装置及びその製造方法 | |
| JPS61194864A (ja) | 半導体装置 | |
| JPS63108763A (ja) | 半導体集積回路 | |
| JPH01262654A (ja) | 半導体装置 | |
| JP2969876B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0580153B2 (ja) | ||
| JPS5838939B2 (ja) | 集積回路 | |
| JPH10313095A (ja) | 半導体装置 | |
| JPS61210668A (ja) | 半導体装置 | |
| JP3242478B2 (ja) | 高耐圧半導体装置 | |
| JPS599955A (ja) | 相補型絶縁ゲ−ト電界効果半導体集積回路装置 | |
| JPH05183166A (ja) | Ｓｏｉ型半導装置および製造方法 | |
| JPH02240958A (ja) | 半導体集積回路装置 | |
| JPH088362A (ja) | 半導体装置 | |
| JPH0563167A (ja) | 半導体装置 | |
| JPS63153842A (ja) | 半導体装置 | |
| JPH07249742A (ja) | 半導体装置 | |
| JPS59154056A (ja) | 半導体装置 | |
| JPS6240757A (ja) | 半導体装置 | |
| JPH02283055A (ja) | 半導体装置に形成されたコンデンサ | |
| JPH03231430A (ja) | 半導体集積回路 | |
| JPH0235719A (ja) | 半導体装置の製造方法 | |
| JPS6159749A (ja) | 半導体集積回路装置 | |
| JPS60171739A (ja) | 電子装置 |