JPS61194873A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS61194873A JPS61194873A JP60035666A JP3566685A JPS61194873A JP S61194873 A JPS61194873 A JP S61194873A JP 60035666 A JP60035666 A JP 60035666A JP 3566685 A JP3566685 A JP 3566685A JP S61194873 A JPS61194873 A JP S61194873A
- Authority
- JP
- Japan
- Prior art keywords
- film
- electrode
- region
- insulating film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、半導体装置に関する。
従来、半導体装置を構成する電極膜４は、例えば第５図
に示す如く、フィールド酸化膜１を形成した半導体基板
２の素子領域上に電極絶縁膜３を介して形成されている
。而して、電極絶縁膜３の膜厚は、通常８００Ｘ以上と
比較的厚肉に設定されており、電極膜４をプラズマエツ
チング法や反応性イオンエツチング法でノ々ターニング
しても、電極絶縁膜３には何ら支障けなかった。
に示す如く、フィールド酸化膜１を形成した半導体基板
２の素子領域上に電極絶縁膜３を介して形成されている
。而して、電極絶縁膜３の膜厚は、通常８００Ｘ以上と
比較的厚肉に設定されており、電極膜４をプラズマエツ
チング法や反応性イオンエツチング法でノ々ターニング
しても、電極絶縁膜３には何ら支障けなかった。
しかしながら、半導体装置の微細化に伴って電極絶縁膜
３も薄肉になり、次のような問題が起きている。すなわ
ち、プラズマエツチングによる電極膜４の・臂ターニン
グは、その際に使用するレジスト膜に電極膜厚の２倍以
上の変換差を考慮しなければならず、電極絶縁膜３を十
分に薄肉にして半導体装置を微細化することができない
。このため、微細化した半導体装置を得るには、電極膜
４のパターニングに反応性イオンエツチングを採用する
必要がある。
３も薄肉になり、次のような問題が起きている。すなわ
ち、プラズマエツチングによる電極膜４の・臂ターニン
グは、その際に使用するレジスト膜に電極膜厚の２倍以
上の変換差を考慮しなければならず、電極絶縁膜３を十
分に薄肉にして半導体装置を微細化することができない
。このため、微細化した半導体装置を得るには、電極膜
４のパターニングに反応性イオンエツチングを採用する
必要がある。
しかし、反応性イオンエツチングによって電極膜４の・
母ターニングを行うと、電極絶縁膜３が薄肉の場合には
ｉ４ターニングの際に電極絶縁膜３が静電破壊され易い
。このため所望仕様を満した半導体装置を高歩留りで得
ることができない。
母ターニングを行うと、電極絶縁膜３が薄肉の場合には
ｉ４ターニングの際に電極絶縁膜３が静電破壊され易い
。このため所望仕様を満した半導体装置を高歩留りで得
ることができない。
この問題を解消するために電極絶縁膜３をシリコンナイ
トライド膜と酸化膜の二層構造にして強度を高めること
も考えられる。しかしこのような手段によるものでは、
製造工程が複雑になる問題がある。
トライド膜と酸化膜の二層構造にして強度を高めること
も考えられる。しかしこのような手段によるものでは、
製造工程が複雑になる問題がある。
また、従来の半導体装置では、電極絶縁膜３が薄肉の場
合、電極膜４の・リーニング後であっても強い電界を伴
った処理やノイズ信号等によシミ極絶縁膜３の静電破壊
が起き易く、信頼性の高い半導体装置を得ることができ
なかった。
合、電極膜４の・リーニング後であっても強い電界を伴
った処理やノイズ信号等によシミ極絶縁膜３の静電破壊
が起き易く、信頼性の高い半導体装置を得ることができ
なかった。
本発明は、電極膜の下地膜である電極絶縁膜の破壊防止
を達成した半導体装置を提供することをその目的とする
ものである。
を達成した半導体装置を提供することをその目的とする
ものである。
本発明は、電極膜及び絶縁膜の所定領域又はその近傍領
域に絶縁膜破壊防止領域を設けて、電極絶縁膜の破壊防
止を達成した半導体装置である。
域に絶縁膜破壊防止領域を設けて、電極絶縁膜の破壊防
止を達成した半導体装置である。
以下、本発明の実施例について図面を参照して説明する
。第１図（Ａ）は、本発明の一実施例の断面図である。
。第１図（Ａ）は、本発明の一実施例の断面図である。
図中１０は、フィールド酸化膜１ノを形成した半導体基
板である。フィールド酸化膜１１で囲まれた素子領域上
には、８００ｘ以下の薄肉の電極絶縁膜１２が形成され
ている。
板である。フィールド酸化膜１１で囲まれた素子領域上
には、８００ｘ以下の薄肉の電極絶縁膜１２が形成され
ている。
電極絶縁膜１２の所定領域には、素子領域に通じる開口
部１３が形成されている。電極絶縁膜１２及びフィール
ド酸化膜１１上には、多結晶シリコン等からなる電極膜
１４が形成されている。つまり、電極膜１４の所定領域
は、開口部１３を介して半導体基板１０に直接接触して
絶縁膜破壊防止領域１５を形成している。
部１３が形成されている。電極絶縁膜１２及びフィール
ド酸化膜１１上には、多結晶シリコン等からなる電極膜
１４が形成されている。つまり、電極膜１４の所定領域
は、開口部１３を介して半導体基板１０に直接接触して
絶縁膜破壊防止領域１５を形成している。
このように構成された半導体装置によれば。
第１図の）に示す如く、電極膜１４上の所定領域にレノ
スト膜１６を載置して反応性イオンエツチングによシミ
極膜１４の／ＩＰターニングを行うと、電極膜１４の一
部分が半導体基板１０に接触して絶縁膜破壊防止領域１
５を形成しているので、ａ４ターニングの際に発生した
電荷１１は速やかに基板内に流入し中和される。その結
果、電極絶縁膜１２に過剰な電界が加わるのを阻止して
、静電破壊が起きるのを防止することができろ。
スト膜１６を載置して反応性イオンエツチングによシミ
極膜１４の／ＩＰターニングを行うと、電極膜１４の一
部分が半導体基板１０に接触して絶縁膜破壊防止領域１
５を形成しているので、ａ４ターニングの際に発生した
電荷１１は速やかに基板内に流入し中和される。その結
果、電極絶縁膜１２に過剰な電界が加わるのを阻止して
、静電破壊が起きるのを防止することができろ。
また、実施例の半導体装置では、電極絶縁膜１２ｆ）１
１Ｘ厚ｔ２００Ｘ、４００１，５ｏｏｌ。
１Ｘ厚ｔ２００Ｘ、４００１，５ｏｏｌ。
夫々に設定して絶縁膜破壊に対する製造歩留りを調べた
ところ、第２図に示す如く、８（１前後の値を示したが
、従来の半導体装置では２０〜７０チの製造歩留りであ
ることが実験的に確認された。
ところ、第２図に示す如く、８（１前後の値を示したが
、従来の半導体装置では２０〜７０チの製造歩留りであ
ることが実験的に確認された。
また、実施例の半導体装置では、電極膜１４のｐ４ター
ニング後における強い電界を処理やノイズ信号等の際に
も電極絶縁膜１２の静電破壊の発生は抑制され、極めて
高い信頼性を発揮することが確認された。
ニング後における強い電界を処理やノイズ信号等の際に
も電極絶縁膜１２の静電破壊の発生は抑制され、極めて
高い信頼性を発揮することが確認された。
なお、絶縁膜破壊防止領域Ｉ５は、第３図に示す如く、
素子領域上に複数６個設け、その各々に所定／ＩＰター
ンの電極膜１８を形成するようにしても良い。また、絶
縁膜破壊防止領域１９は、第４図（Ａ）に示す如く、電
極絶縁膜１２の所定領域をエツチング等により薄肉して
形成しても良い。また、第４図＠）に示す如く、電極絶
縁膜１２の所定領域により選択的にイオン注入或はエツ
チングを施して静電破壊誘発領域２０を形成し、これを
絶縁膜破壊防止領域としても良い。
素子領域上に複数６個設け、その各々に所定／ＩＰター
ンの電極膜１８を形成するようにしても良い。また、絶
縁膜破壊防止領域１９は、第４図（Ａ）に示す如く、電
極絶縁膜１２の所定領域をエツチング等により薄肉して
形成しても良い。また、第４図＠）に示す如く、電極絶
縁膜１２の所定領域により選択的にイオン注入或はエツ
チングを施して静電破壊誘発領域２０を形成し、これを
絶縁膜破壊防止領域としても良い。
以上説明した如く、本発明に係る半導体装置によれば、
電極絶縁膜の破壊を防止することができるものである。
電極絶縁膜の破壊を防止することができるものである。
第１図（Ａ）は、本発明の一実施例の断面図、同図＠）
は、同実施例の半導体装置の作用を示す説明図、第２図
は、実施例及び従来例の半導体装置の絶縁膜破壊に対す
る良品歩留りを示す特性図、第３図及び第４図（Ａ）
０３）は、本発明の他の実施例を示す断面図、第５図は
、従来の半導体装置の構成を示す断面図である。 １０・・・半導体基板、１１・・・フィールド酸化膜、
１２・・・電極絶縁膜、１３・・・開口部、１４・・・
電極膜、１５・・・絶縁膜破壊防止領域、１６・・・レ
ジスト膜、１７・・・電荷、１８・・・電極膜、１９・
・・絶縁膜破壊防止領域、２０・・・静電破壊誘発領域
。 出願人代理人 弁理士 鈴 江 武 彦第１ 図 （Ａ） （Ｂ） 第２図 ・Ｌ
は、同実施例の半導体装置の作用を示す説明図、第２図
は、実施例及び従来例の半導体装置の絶縁膜破壊に対す
る良品歩留りを示す特性図、第３図及び第４図（Ａ）
０３）は、本発明の他の実施例を示す断面図、第５図は
、従来の半導体装置の構成を示す断面図である。 １０・・・半導体基板、１１・・・フィールド酸化膜、
１２・・・電極絶縁膜、１３・・・開口部、１４・・・
電極膜、１５・・・絶縁膜破壊防止領域、１６・・・レ
ジスト膜、１７・・・電荷、１８・・・電極膜、１９・
・・絶縁膜破壊防止領域、２０・・・静電破壊誘発領域
。 出願人代理人 弁理士 鈴 江 武 彦第１ 図 （Ａ） （Ｂ） 第２図 ・Ｌ
Claims (3)
- （１）半導体基板上に絶縁膜を介して形成された電極膜
と、該電極膜及び前記絶縁膜の所定領域又は該電極膜及
び前記絶縁膜の近傍の前記半導体基板上に形成された絶
縁膜破壊防止領域とを具備することを特徴とする半導体
装置。 - （２）絶縁膜破壊防止領域が、静電破壊誘発領域である
特許請求の範囲第１項記載の半導体装置。 - （３）絶縁膜破壊防止領域が、電荷中和領域である特許
請求の範囲第１項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60035666A JPS61194873A (ja) | 1985-02-25 | 1985-02-25 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60035666A JPS61194873A (ja) | 1985-02-25 | 1985-02-25 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61194873A true JPS61194873A (ja) | 1986-08-29 |
Family
ID=12448194
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60035666A Pending JPS61194873A (ja) | 1985-02-25 | 1985-02-25 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61194873A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53129982A (en) * | 1977-04-19 | 1978-11-13 | Matsushita Electric Ind Co Ltd | Production of mos type semiconductor devices |
| JPS55165681A (en) * | 1979-06-11 | 1980-12-24 | Mitsubishi Electric Corp | Preparation of semiconductor device |
-
1985
- 1985-02-25 JP JP60035666A patent/JPS61194873A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53129982A (en) * | 1977-04-19 | 1978-11-13 | Matsushita Electric Ind Co Ltd | Production of mos type semiconductor devices |
| JPS55165681A (en) * | 1979-06-11 | 1980-12-24 | Mitsubishi Electric Corp | Preparation of semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100466298B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US5079609A (en) | Semiconductor device having dielectric breakdown protection element and method of fabricating same | |
| US4495385A (en) | Acoustic microphone | |
| JPS61194873A (ja) | 半導体装置 | |
| JP3315064B2 (ja) | 集積回路の製造方法 | |
| US4801558A (en) | Electrostatic discharge protection using thin nickel fuse | |
| JPH08264719A (ja) | 誘電体素子 | |
| JPS5890755A (ja) | 半導体装置 | |
| US6211047B1 (en) | Method for forming contact of semiconductor device | |
| JP3972988B2 (ja) | 半導体装置の製造方法 | |
| JP4302929B2 (ja) | 半導体基板の製造方法 | |
| JPS60160168A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPH11168196A (ja) | 半導体装置およびその製造方法 | |
| JPH08330250A (ja) | 半導体装置の製造方法 | |
| JPS61230333A (ja) | 集積回路 | |
| JPH02164061A (ja) | 半導体装置 | |
| JPH073835B2 (ja) | 半導体装置 | |
| JPH0371630A (ja) | 半導体装置の製造方法 | |
| JPH0837218A (ja) | 半導体装置の製造方法 | |
| JPH08264773A (ja) | Ｍｏｓ集積回路の製造方法 | |
| JP2000193548A (ja) | 半導体圧力センサ及びその製造方法 | |
| JPH08181107A (ja) | 半導体製造装置及び半導体製造方法 | |
| JP2000323482A (ja) | 半導体装置の製造方法 | |
| KR100204425B1 (ko) | 정전하 방전 반도체 소자 및 그의 제조방법 | |
| KR19990000376A (ko) | 반도체 소자 제조방법 |