JPS5890755A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5890755A JPS5890755A JP56188787A JP18878781A JPS5890755A JP S5890755 A JPS5890755 A JP S5890755A JP 56188787 A JP56188787 A JP 56188787A JP 18878781 A JP18878781 A JP 18878781A JP S5890755 A JPS5890755 A JP S5890755A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- substrate
- semiconductor substrate
- wiring
- capacitance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/62—Capacitors having potential barriers
- H10D1/66—Conductor-insulator-semiconductor capacitors, e.g. MOS capacitors
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置に係9、特に高集積化が可能な半纏
体装振の構造に関する。
体装振の構造に関する。
現在、半導体装置、特に絶縁ゲート型半導体装瀘におけ
る回路は、一般にトランジスターと容量とで栴成される
ことが多い。最近の半導体製造の進歩で高集積度の集積
回路を笑現するために、トランジスターの電気特性は改
善されてきた。一方谷意に関しては容量を形成する絶縁
膜を薄くすることによって単位面@轟夛の容量の増加尋
で改善されてはいるが、大容量を必要とする回路の果状
には大きな面積を必要とし高集積度化の妨げになってい
る。
る回路は、一般にトランジスターと容量とで栴成される
ことが多い。最近の半導体製造の進歩で高集積度の集積
回路を笑現するために、トランジスターの電気特性は改
善されてきた。一方谷意に関しては容量を形成する絶縁
膜を薄くすることによって単位面@轟夛の容量の増加尋
で改善されてはいるが、大容量を必要とする回路の果状
には大きな面積を必要とし高集積度化の妨げになってい
る。
本発明の目的は単位面積当りの容量を増加しかつ他の信
号勢による雑音を無くした精度よい容量を形成し、集積
回路の高集&度化を可能にする半導体装置を提供するこ
とにある。
号勢による雑音を無くした精度よい容量を形成し、集積
回路の高集&度化を可能にする半導体装置を提供するこ
とにある。
本発明の特徴は、半導体基板上のゲート絶縁膜上に形成
した第1の電極と、この電極を酸化して成長した絶縁膜
に接して形成する第2の電極と、この第2の電極上に絶
縁膜を介して第3の電極を形成し、前記第1の電極下の
半導体基板表面と、第2の電極とを電気的に接続した半
導体装置にあるO 本発明によれば、容量、形成、電極と半導体基板間で容
量をもたせるだけでなく前記電極上にも薄い絶縁膜を介
して形成した電極間とにも容量を形成し、かつ咳電極は
シールド電極としての働きをなさしめることによ)、該
シールド%極上に雑音発生源ともなる任意の信号電極を
配線可能となる。
した第1の電極と、この電極を酸化して成長した絶縁膜
に接して形成する第2の電極と、この第2の電極上に絶
縁膜を介して第3の電極を形成し、前記第1の電極下の
半導体基板表面と、第2の電極とを電気的に接続した半
導体装置にあるO 本発明によれば、容量、形成、電極と半導体基板間で容
量をもたせるだけでなく前記電極上にも薄い絶縁膜を介
して形成した電極間とにも容量を形成し、かつ咳電極は
シールド電極としての働きをなさしめることによ)、該
シールド%極上に雑音発生源ともなる任意の信号電極を
配線可能となる。
次に本兜明會図面を用いて脱期する。第1図に、本発明
の一実施例の断面図を示す。半導体基板1に薄いゲート
絶縁膜2を介して容量を形成する電極3を形成する。次
に該電極3を熱歌化することによって形成した薄い絶縁
膜4に接してシールド電極5を設けた後、層間絶縁膜6
を介して配線電極7を形成する。最仮にシールド電極5
と半導体基板1上に形成した拡散領域8とを電極9で電
気的に接続する。前記拡散層8と電極3下の半導体基板
表面2との導通は前目ピ半導体表面2に拡散領域と同導
%型の不純物を拡散することKよυ行う。
の一実施例の断面図を示す。半導体基板1に薄いゲート
絶縁膜2を介して容量を形成する電極3を形成する。次
に該電極3を熱歌化することによって形成した薄い絶縁
膜4に接してシールド電極5を設けた後、層間絶縁膜6
を介して配線電極7を形成する。最仮にシールド電極5
と半導体基板1上に形成した拡散領域8とを電極9で電
気的に接続する。前記拡散層8と電極3下の半導体基板
表面2との導通は前目ピ半導体表面2に拡散領域と同導
%型の不純物を拡散することKよυ行う。
以上、本発明の一実施例を断面融を用いて説明した。な
お1本発明実施例の評しい製造方法は、当業界一般に竹
なわれている半導体製造方法であるので鳴略する。
お1本発明実施例の評しい製造方法は、当業界一般に竹
なわれている半導体製造方法であるので鳴略する。
第1図の説明で述べたように本発明は、例えは任意の信
号配線7の下に容量成分を絶縁膜2を介して電極3と半
導体基板表面10の間に有しかつ絶縁膜4を介して前記
電極3と電極5の間にも有す。電極5は電極3との間に
容量を吃たせると同時に配線電極7の電極3に及はす雑
音を防止するシールド電極の働きもなす。
号配線7の下に容量成分を絶縁膜2を介して電極3と半
導体基板表面10の間に有しかつ絶縁膜4を介して前記
電極3と電極5の間にも有す。電極5は電極3との間に
容量を吃たせると同時に配線電極7の電極3に及はす雑
音を防止するシールド電極の働きもなす。
このように本発明は一平面内に半導体基板と該基板上に
形成した三層の電極及び層間絶縁膜とをそれぞれ回路の
構成手段として利用し、高集積度な半導体装置を実現可
能にする。
形成した三層の電極及び層間絶縁膜とをそれぞれ回路の
構成手段として利用し、高集積度な半導体装置を実現可
能にする。
第1図は本発明実施例の断面図である。
カお図において、1・・・・・・半導体基板、2,4゜
6・・・・・・絶縁膜、3,5,7.9・・・・・・電
極、8・・・・・・拡散層、10・・・・・・不純物!
tj1%である。
6・・・・・・絶縁膜、3,5,7.9・・・・・・電
極、8・・・・・・拡散層、10・・・・・・不純物!
tj1%である。
Claims (1)
- 半導体基板上のケート絶縁繰上に形成した第1の電極と
、該電極を酸化して成長した絶縁膜に接して形成する第
2の電極と、該第2の電極上に絶縁@を介して形成した
第3の電極とを含み、前記第1の=m下の前記半導体基
板表面と前記第2の電極が一気的に接続されていること
を特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56188787A JPS5890755A (ja) | 1981-11-25 | 1981-11-25 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56188787A JPS5890755A (ja) | 1981-11-25 | 1981-11-25 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5890755A true JPS5890755A (ja) | 1983-05-30 |
Family
ID=16229781
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56188787A Pending JPS5890755A (ja) | 1981-11-25 | 1981-11-25 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5890755A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60211866A (ja) * | 1984-04-05 | 1985-10-24 | Mitsubishi Electric Corp | 半導体集積回路 |
| JPS62190869A (ja) * | 1986-02-18 | 1987-08-21 | Matsushita Electronics Corp | 半導体記憶装置 |
| JPS63308369A (ja) * | 1987-06-10 | 1988-12-15 | Mitsubishi Electric Corp | 半導体集積回路装置 |
| JPS6490549A (en) * | 1987-10-01 | 1989-04-07 | Seiko Epson Corp | Wiring method for metallic oxide film semiconductor type high breakdown-voltage driver |
| US5119267A (en) * | 1989-08-31 | 1992-06-02 | Sharp Kabushiki Kaisha | Capacitor for an integrated circuit |
| JPH05283614A (ja) * | 1992-01-16 | 1993-10-29 | Crystal Semiconductor Corp | 集積回路のキャパシタ構造 |
| JPH11103039A (ja) * | 1997-09-29 | 1999-04-13 | Matsushita Electron Corp | 撮像装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55113361A (en) * | 1980-01-16 | 1980-09-01 | Hitachi Ltd | Semiconductor integrated circuit device |
-
1981
- 1981-11-25 JP JP56188787A patent/JPS5890755A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55113361A (en) * | 1980-01-16 | 1980-09-01 | Hitachi Ltd | Semiconductor integrated circuit device |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60211866A (ja) * | 1984-04-05 | 1985-10-24 | Mitsubishi Electric Corp | 半導体集積回路 |
| JPS62190869A (ja) * | 1986-02-18 | 1987-08-21 | Matsushita Electronics Corp | 半導体記憶装置 |
| JPS63308369A (ja) * | 1987-06-10 | 1988-12-15 | Mitsubishi Electric Corp | 半導体集積回路装置 |
| JPS6490549A (en) * | 1987-10-01 | 1989-04-07 | Seiko Epson Corp | Wiring method for metallic oxide film semiconductor type high breakdown-voltage driver |
| US5119267A (en) * | 1989-08-31 | 1992-06-02 | Sharp Kabushiki Kaisha | Capacitor for an integrated circuit |
| JPH05283614A (ja) * | 1992-01-16 | 1993-10-29 | Crystal Semiconductor Corp | 集積回路のキャパシタ構造 |
| JPH11103039A (ja) * | 1997-09-29 | 1999-04-13 | Matsushita Electron Corp | 撮像装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5890755A (ja) | 半導体装置 | |
| JP2894740B2 (ja) | Mos型半導体装置 | |
| JPS6070743A (ja) | 半導体装置の製造方法 | |
| TW439265B (en) | Semiconductor memory device and method of fabricating the same | |
| US3402332A (en) | Metal-oxide-semiconductor capacitor using genetic semiconductor compound as dielectric | |
| JPH0247862A (ja) | 半導体集積回路装置 | |
| JPH03257855A (ja) | 半導体装置 | |
| US5177592A (en) | Semiconductor device | |
| JPH05235275A (ja) | 集積回路装置 | |
| JPS63108763A (ja) | 半導体集積回路 | |
| JPS6022355A (ja) | シリコンゲ−トmos集積回路装置及びその製造方法 | |
| JPH0122989B2 (ja) | ||
| JPS6347952A (ja) | 半導体装置 | |
| JPS5885550A (ja) | 積層集積回路素子の製造方法 | |
| JPS63237443A (ja) | 半導体装置 | |
| JPS62112359A (ja) | 半導体装置の製造方法 | |
| JPH03139876A (ja) | 半導体装置の製造方法 | |
| JPH0454385B2 (ja) | ||
| JPS61144082A (ja) | 超伝導回路装置のコンタクト領域の形成方法 | |
| JPH0595082A (ja) | 半導体装置 | |
| JPH0770684B2 (ja) | 半導体集積回路用キャパシタ | |
| JPS5935452A (ja) | 半導体集積回路装置 | |
| JPS6140133B2 (ja) | ||
| JPH0385010A (ja) | ディレイライン装置 | |
| JPS6116561A (ja) | 半導体装置とその使用方法 |