JPS61198635A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS61198635A JPS61198635A JP60037859A JP3785985A JPS61198635A JP S61198635 A JPS61198635 A JP S61198635A JP 60037859 A JP60037859 A JP 60037859A JP 3785985 A JP3785985 A JP 3785985A JP S61198635 A JPS61198635 A JP S61198635A
- Authority
- JP
- Japan
- Prior art keywords
- film
- steps
- boron
- psg
- flowing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特に半導体基板
表面の段査を少（した半導体装置の製造方法に関する。
表面の段査を少（した半導体装置の製造方法に関する。
半導体装置の微細化、高密度化に伴ない半導体基板表ｒ
ｊＭＩ／ｉ分離酸化膜、配線等により急峻な段差が形成
されてきている。この段差は後工程におけるフォトレジ
ストの露光を不完全とし、ａｍなパターン形成を困膳と
したり、また段差部を薬品を残留をさせる等の不都合を
有している。従ってこれら分離酸化膜や配線等の上に形
成される層間絶縁膜の表面は可能な限り平坦化されるこ
とが要求されている。
ｊＭＩ／ｉ分離酸化膜、配線等により急峻な段差が形成
されてきている。この段差は後工程におけるフォトレジ
ストの露光を不完全とし、ａｍなパターン形成を困膳と
したり、また段差部を薬品を残留をさせる等の不都合を
有している。従ってこれら分離酸化膜や配線等の上に形
成される層間絶縁膜の表面は可能な限り平坦化されるこ
とが要求されている。
半導体素子と金属配線とを電気的に分離するための眉間
絶縁膜としては、シリコン酸化膜、シリコン窒化膜、す
／硅酸ガラス（ＰＳＧ膜）等が用いられているが、４！
にＰＳＧＪｌ［はＮａ中 イオンをゲッタリングする効
果があるため多（用いられている。
絶縁膜としては、シリコン酸化膜、シリコン窒化膜、す
／硅酸ガラス（ＰＳＧ膜）等が用いられているが、４！
にＰＳＧＪｌ［はＮａ中 イオンをゲッタリングする効
果があるため多（用いられている。
これら層間絶縁膜のうちシリコン酸化膜及びシリコン窒
化膜は高温に加熱しても流動しないため段差部を平坦化
させることは難しい。この点ＰＳＧ膜の流動温度は比較
的低いためガラスフローによる平坦化が可能である。
化膜は高温に加熱しても流動しないため段差部を平坦化
させることは難しい。この点ＰＳＧ膜の流動温度は比較
的低いためガラスフローによる平坦化が可能である。
ＰＥＧ膜においてはリンの増加により流動温度は低下す
るが、吸湿性も増しＡＪ配線を腐食させる等半導体装置
の信頼性を低下させるため一般には１〜８モル％のリン
を含むＰＳＧ膜が用いられている。
るが、吸湿性も増しＡＪ配線を腐食させる等半導体装置
の信頼性を低下させるため一般には１〜８モル％のリン
を含むＰＳＧ膜が用いられている。
ＰＳＧ膜の流動温度は９００〜１１００℃であるが、不
純物濃度の精密制御や浅いｐｎ接合の形成を必要とする
最近の半導体プロセスにおいては高い温度であシ好まし
いものではない。このため微細パターンを有する半導体
装置においては、眉間絶縁膜としてのＰＳＧ膜の段差が
そのまま残る。
純物濃度の精密制御や浅いｐｎ接合の形成を必要とする
最近の半導体プロセスにおいては高い温度であシ好まし
いものではない。このため微細パターンを有する半導体
装置においては、眉間絶縁膜としてのＰＳＧ膜の段差が
そのまま残る。
このため、その上に形成されるＡ！配線は段差部で断線
した力、たとえ断線とならないまでも配線が不完全に形
成され、半導体装置の作動中にトラブルを生じ信頼性を
低下させる欠点がある。
した力、たとえ断線とならないまでも配線が不完全に形
成され、半導体装置の作動中にトラブルを生じ信頼性を
低下させる欠点がある。
この対策とし【、シリコン化合物溶液＠ｐｓ ａ膜表面
に、塗布し焼成して酸化膜とし１段差部を埋める方法が
提案されている。しかしながらこの方法においては、焼
成時の体積収縮により段差部における酸化膜にクラック
が入るため、この上に形成されるＡｌｇがｉ配線形成時
のエツチングによっても完全に除去されないため動作中
にシ冒−トシ、半導体装置の信頼性を低下させる。
に、塗布し焼成して酸化膜とし１段差部を埋める方法が
提案されている。しかしながらこの方法においては、焼
成時の体積収縮により段差部における酸化膜にクラック
が入るため、この上に形成されるＡｌｇがｉ配線形成時
のエツチングによっても完全に除去されないため動作中
にシ冒−トシ、半導体装置の信頼性を低下させる。
本発明の目的は、上記欠点を除去し、半導体基板表面に
形成された層間絶縁膜の段差をうめて平坦とし、金属配
線の断線不良をなくした信頼性の高い半導体装置の製造
方法を提供することにある。
形成された層間絶縁膜の段差をうめて平坦とし、金属配
線の断線不良をなくした信頼性の高い半導体装置の製造
方法を提供することにある。
本発明の半導体装置の製造方法は、半導体素子が形成さ
れた半導体基板上に絶縁ｍｔ影形成る工程と、この絶縁
膜の段差部を埋るようにリンとホウ素とを含むシリコン
酸化膜を形成する工程とを含んで構成される。
れた半導体基板上に絶縁ｍｔ影形成る工程と、この絶縁
膜の段差部を埋るようにリンとホウ素とを含むシリコン
酸化膜を形成する工程とを含んで構成される。
本発明によれば、半導体基板上に形成される絶縁膜の段
差部にはり／とホウ素を含んだシリコン酸化膜（ＢＰＳ
Ｇ膜）が形成される。このＢＰ８Ｇ膜は比較的低温で流
動するため段差は平坦化される。従って、この上に形成
される金属配線は断線不良を起すことはなくなる。
差部にはり／とホウ素を含んだシリコン酸化膜（ＢＰＳ
Ｇ膜）が形成される。このＢＰ８Ｇ膜は比較的低温で流
動するため段差は平坦化される。従って、この上に形成
される金属配線は断線不良を起すことはなくなる。
次に本発明の実施例を図面を用いて説明する。
第１図（ａ）〜１ｄ）Ｖｉ本発明の一実施例を説明する
ためのＭＯＳＦＥＴ（１）製造工程の断面図である。
ためのＭＯＳＦＥＴ（１）製造工程の断面図である。
まず第１図（ａ）に示すようは、１〜１５Ω・１・の抵
抗値を有するＰ型半導体基板１上にフィールド酸化膜２
及びゲート酸化ＭＩＩ：３を形成したのち厚さ約０．５
μｍのポリシリコンのゲート２極４を形成する。続いて
、フィールド酸化膜２及びゲート電極４をマスクとし、
イオン注入法等によりＮ型不純物を導入しソース及びド
レイン領域５．６を形成する。
抗値を有するＰ型半導体基板１上にフィールド酸化膜２
及びゲート酸化ＭＩＩ：３を形成したのち厚さ約０．５
μｍのポリシリコンのゲート２極４を形成する。続いて
、フィールド酸化膜２及びゲート電極４をマスクとし、
イオン注入法等によりＮ型不純物を導入しソース及びド
レイン領域５．６を形成する。
次に同図（ｂ）に示すように、全面に層間絶縁膜として
厚さ約１μｍのＰＳＧＭ７ｔＣＶＤ法により形成する。
厚さ約１μｍのＰＳＧＭ７ｔＣＶＤ法により形成する。
この段階においてＰＳＧＳｒＯ２面には０．５〜１．０
μｍの段差を生ずる。特にポリシリコンのゲート電極４
の９１１１面方向にはオーバーハング部８とくびれ部９
が形成される。
μｍの段差を生ずる。特にポリシリコンのゲート電極４
の９１１１面方向にはオーバーハング部８とくびれ部９
が形成される。
次に同図ＩＣ）に示すように、ＰＥＧ膜７の段差部を埋
めるようにリンとホウＸを含むシリコン化合物溶液（Ｓ
ｉ（ＯＩＩ）４のアルコール溶液〕１０をスピンナー法
により塗布したのち、約ｓｏｏ’ｃで焼成し、ＢＰＳＧ
膜１１を形成する。シリコン化合物溶液の体積は焼成に
より約６０％に減少する。
めるようにリンとホウＸを含むシリコン化合物溶液（Ｓ
ｉ（ＯＩＩ）４のアルコール溶液〕１０をスピンナー法
により塗布したのち、約ｓｏｏ’ｃで焼成し、ＢＰＳＧ
膜１１を形成する。シリコン化合物溶液の体積は焼成に
より約６０％に減少する。
ＢＰＳＧ膜１１０）流＠１ｈＸ度ＨＰＳＧ膜に比べ約２
００℃低く、８００℃で焼成することによ、り流動し段
差部を埋めて平坦化する。この際ＢＰ８Ｇ膜１１にはほ
とんどタラツクは生じない。また。
００℃低く、８００℃で焼成することによ、り流動し段
差部を埋めて平坦化する。この際ＢＰ８Ｇ膜１１にはほ
とんどタラツクは生じない。また。
ＢＰ８Ｇ膜１１の焼成時にＰＳＧＳｒＯ２面にホウ素が
拡散されるため１表面層の流＊＠度が低下し流動が起る
。特にオーバーハング部８の表面層が流動しよシ平坦化
が促進される。
拡散されるため１表面層の流＊＠度が低下し流動が起る
。特にオーバーハング部８の表面層が流動しよシ平坦化
が促進される。
以下同図ｔｄ）に示すように、異方性ドライエッチッチ
／グ等によりソース及びドレイン領域５，６上のＢＰＳ
Ｇｆｆｌｌｌ、ＰＳＧＳｒＯ２ゲート戚化膜３に開孔ｇ
を設けたのち、Ａｌ蒸着しＡノ配線１２を形成してＭＯ
ｆＳＦＥＴ′Ｊｋ完成させる。
／グ等によりソース及びドレイン領域５，６上のＢＰＳ
Ｇｆｆｌｌｌ、ＰＳＧＳｒＯ２ゲート戚化膜３に開孔ｇ
を設けたのち、Ａｌ蒸着しＡノ配線１２を形成してＭＯ
ｆＳＦＥＴ′Ｊｋ完成させる。
このように本実施例に８いては、）’８Ｇ膜７の段差部
をＢ）’ＳＧ膜１１の形成により平坦化できるため、Ｐ
ＳＧ膜のゲッタリング効果と共に良好な層間絶縁膜を形
成できる。
をＢ）’ＳＧ膜１１の形成により平坦化できるため、Ｐ
ＳＧ膜のゲッタリング効果と共に良好な層間絶縁膜を形
成できる。
ＢＰＳＧ換中のす／の濃度は耐湿性を考慮して２〜６モ
ル％、またホウ素の濃度は膜のｆｔ、ｊＩ２１温臘を下
げるために５〜１５モル％が望ましい。
ル％、またホウ素の濃度は膜のｆｔ、ｊＩ２１温臘を下
げるために５〜１５モル％が望ましい。
このように層間絶縁膜の熱処理温度を８００℃程度にま
で下げることは、半導体装置への影４１を少くし、不純
物濃度の精密制御や浅いｐｎ接合の形ｈＸ、を容易とす
る。更にＡノ配線は平坦化され層間絶縁膜上に形成され
るため、断線不良を生ずることはな（なり、半導体装置
の製造歩留り及び信頼性は向上する。
で下げることは、半導体装置への影４１を少くし、不純
物濃度の精密制御や浅いｐｎ接合の形ｈＸ、を容易とす
る。更にＡノ配線は平坦化され層間絶縁膜上に形成され
るため、断線不良を生ずることはな（なり、半導体装置
の製造歩留り及び信頼性は向上する。
上記実施例では半導体装置としてＭＯＳＦＥＴの場合に
ついて説明したがこれに限定されるものではなく、層間
絶縁膜表面に大きな段差を有する全ての半導体装置に応
用可能である。また、眉間絶縁膜としてＰＳＧＭを用い
て説明したが、シリコン酸化膜等信の絶縁膜であっても
よ（、この上に形成されるＢＰ８Ｇ膜により同様の効果
が得られる。
ついて説明したがこれに限定されるものではなく、層間
絶縁膜表面に大きな段差を有する全ての半導体装置に応
用可能である。また、眉間絶縁膜としてＰＳＧＭを用い
て説明したが、シリコン酸化膜等信の絶縁膜であっても
よ（、この上に形成されるＢＰ８Ｇ膜により同様の効果
が得られる。
以上詳細に説明したように、本発明によれば、半導体基
板表面に形成された層間絶縁膜の段差をリンとホウ素を
含むシリコン酸化層で埋めて平坦化し、金属配線の断線
不良ｔなくした半導体装置の製造方法が得られるので、
半導体装置の製造歩留り及び信頼性の向上に大きな効果
がある。
板表面に形成された層間絶縁膜の段差をリンとホウ素を
含むシリコン酸化層で埋めて平坦化し、金属配線の断線
不良ｔなくした半導体装置の製造方法が得られるので、
半導体装置の製造歩留り及び信頼性の向上に大きな効果
がある。
第１図（ａ）〜（ｄ）は本発明の一実施例を説明するた
めの製造工程断面図である。 １・・・・・・Ｐｆｉ半導体基板、２・・・・・・フィ
ールド酸化膜、３・・・・・・ゲート酸化膜、４・・・
・・・ゲート電極、５・・・・・・ソース領域、６・・
−・・・ドレイ／領域、７・・・・・・Ｐ８ＧＪＩＥ、
８・・・・・・オーバーハング部、９・・・・・・くび
れ部、ｌＯ・・・・・・シリコ／化合物、１１・・・・
・・ＢＰＳＧ膜、１２・・・−ＡＪ配線。
めの製造工程断面図である。 １・・・・・・Ｐｆｉ半導体基板、２・・・・・・フィ
ールド酸化膜、３・・・・・・ゲート酸化膜、４・・・
・・・ゲート電極、５・・・・・・ソース領域、６・・
−・・・ドレイ／領域、７・・・・・・Ｐ８ＧＪＩＥ、
８・・・・・・オーバーハング部、９・・・・・・くび
れ部、ｌＯ・・・・・・シリコ／化合物、１１・・・・
・・ＢＰＳＧ膜、１２・・・−ＡＪ配線。
Claims (1)
- 半導体素子が形成された半導体基板上に絶縁膜を形成す
を工程と、前記絶縁膜の段差部を埋めるようにリンとホ
ウ素とを含むシリコン酸化膜を形成する工程とを含むこ
とを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60037859A JPS61198635A (ja) | 1985-02-27 | 1985-02-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60037859A JPS61198635A (ja) | 1985-02-27 | 1985-02-27 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61198635A true JPS61198635A (ja) | 1986-09-03 |
Family
ID=12509273
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60037859A Pending JPS61198635A (ja) | 1985-02-27 | 1985-02-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61198635A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62239550A (ja) * | 1986-04-10 | 1987-10-20 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
-
1985
- 1985-02-27 JP JP60037859A patent/JPS61198635A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62239550A (ja) * | 1986-04-10 | 1987-10-20 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6231116A (ja) | 半導体装置の製造方法 | |
| US5539247A (en) | Selective metal via plug growth technology for deep sub-micrometer ULSI | |
| US4499653A (en) | Small dimension field effect transistor using phosphorous doped silicon glass reflow process | |
| JPS61198635A (ja) | 半導体装置の製造方法 | |
| GB2044533A (en) | A semiconductor device and method of manufacturing same | |
| JPS6081840A (ja) | 半導体装置 | |
| JPS597229B2 (ja) | 半導体装置の製造方法 | |
| JPH07273182A (ja) | 半導体装置の製造方法 | |
| JPS6081833A (ja) | 半導体装置 | |
| CA1204222A (en) | Semiconductor device | |
| JPS6028247A (ja) | 半導体装置 | |
| JP3189387B2 (ja) | 半導体装置の製造方法 | |
| JPS6343886B2 (ja) | ||
| JPS6249737B2 (ja) | ||
| JPS6074615A (ja) | 半導体装置の製造方法 | |
| KR0140734B1 (ko) | 반도체 소자의 제조방법 | |
| JP2790514B2 (ja) | 半導体装置の製造方法 | |
| JPS6248380B2 (ja) | ||
| JPS60224229A (ja) | 半導体装置 | |
| JPS58162064A (ja) | 半導体装置の製造方法 | |
| JP2610420B2 (ja) | 半導体基板のエツチング方法 | |
| JP3783634B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JPS62160730A (ja) | 半導体装置の製造方法 | |
| KR930007753B1 (ko) | 소자분리 산화막 형성방법 | |
| JPS58158931A (ja) | 半導体装置の製造方法 |