JPS61199144A - 共通バスバツフア制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 本発明は同期スプリット方式で制御される共通バスを有
するシステムにおいて、同期スプリント方式に特有の共
通バスバッファを履歴メモリとしても使用するようにし
たものである。

〔産業上の利用分野〕

本発明は、共通バスバッファ制御方式に関し、特に、同
期スプリット方式で制御される共通バスを介し、サイク
ルスチールの実行により他の複数の装置とのデータ転送
を行なうとともに、データ転送の際、他の装置より送ら
れるデータを一時的に格納する複数個のバッファからな
る共通バスバッファを有するデータ処理装置における共
通バスバッファ制御方式に関する。

〔従来の技術〕

共通バスに複数の装置が接続され、共通バスを介して装
置間のデータ転送を行なう処理システムは、経済的なシ
ステム構成であるため、広く採用されている。

このような、共通バスを使用するシステムにおいて、障
害を検出するために、共通バス上のデー夕をヒストリデ
ータとして順次、記録する診断方法が用いられることが
ある。

〔発明が解決しようとする問題点〕

従来、共通バス上のデータを収集記録する場合、専用の
バス・ロギング回路を共通バスに接続し、バス上のデー
タを収集するようにしていた。

このような方法によると、ハード量が増大し、特に比較
的小さなシステム構成の装置では、経済性の面で、その
採用には困難な点があった。

〔問題点を解決するための手段〕

いわゆる共通バス方式の処理システムには、そのバス使
用形態からみていくつかの制御方式があり、その１つに
同期スプリント方式がある。

これは、バス使用要求を有する複数の装置が共通バスを
時分割に使用し、決められた時間帯（期間）にデータを
転送するものである。

このため複数の装置からのデータを受ける側の装置には
、共通バスバッファが設けられ、各装置から時分割に送
出されてくるデータを順次格納するよう構成されている
。本発明は、この共通バスバッファを履歴メモリとして
も使用するようにしたものである。

第１図は、本発明の原理図を示し、図中、１は共通バス
バッファ、２はバッファ制御回路である。

共通バスからの書込みデータは、順次、共通バスバッフ
ァ１に書き込まれてゆき、また共通バスバッファ１から
順次、読出しデータが送出されてゆく。バッファ制御回
路２には通常の書込み／読出しを制御するアドレスレジ
スタ類とともに、本発明に特有のヒストリ制御回路部分
も含まれている。

すなわち、停止信号により、通常の書込み／続出しは停
止され、ヒストリ続出指示信号により、共通バスバッフ
ァからヒストリデータの読出しが行なわれるように構成
されている。

〔作　用〕

本発明は、同期スプリント方式で制御される共通バスを
介し、サイクルスチールの実行によす（Ｉｈの複数の装
置とのデータ転送を行なうとともに、データ転送の際、
他の装置より送られるデータを一時的に格納する複数個
のバッファからなる共通バスバッファを有するデータ処
理装置において、所定の条件で上記共通バスバッファへ
の書込みを停止し、停止アドレスより順次上記共通バス
バッファの内容を読出すバッファ制御回路を具備し、上
記共通バスバッファを履歴メモリとして使用するよう構
成したものである。これにより、少ないハード量で共通
バス上のデータの履歴をとることができる。

〔実施例〕

第２図は、本発明が適用されるシステム１の構成例であ
り、図中、１は共通バスバッファ（ＢＦ）、３は記憶装
置（ＭＳ）　、４はデータ処理装置（ＤＰＵ）　、５は
共通バス、６，７はアダプタ（周辺装置）（ＡＤＰ）で
ある。

第２図は、同期スプリット方式の共通バス５を介して、
データ処理装置（ＤＰＵ）４と複数のアダプタ６．７が
接続された例であり、サイクルスチールの実行によりデ
ータ転送が行なわれる。共通バスバ・７フア１は複数の
アダプタ６．７から連続して送られてくるデータを一時
的に格納するためのものであり、例えばＩＣメモリより
構成されている。

本発明は、任意のタイミング（例えば、エラーの発生等
）で共通バスバッファ１への書込みを停止させ、順次読
出せるようにすることで、共通バスバッファ１を共通バ
ス５の履歴メモリとして使用できるようにしたものであ
る。

第３図は、本発明の１実施例の具体的な構成を示す図で
ある。第３図において、第１図、第２図と同一番号のも
のは同一のものを示し、′８はバッファ書込みアドレス
レジスタ、９はバッファ読出しアドレスレジスタ、１０
は履歴読出しアドレスレジスタ、１）．１２は＋１回路
、１３は一１回路、１４はアドレス信号（線）、１５は
書込みデータ信号（線）、１６は読出しデータ信号（線
）、１７は停止信号（線）、１８はヒストリ読出を旨示
信号（線）である。

共通バスバッファ１はサイクルスチール時、ファースト
イン／ファーストアウト方式で制御される。バッファ書
込みアドレスレジスタ８は、アダプタ６．７（第２図図
示）からデータが転送される毎に＋１される。バッファ
読出しアドレスレジスタ９は、共通バスバッファ１から
１個のデータが読出される毎に＋１される。

ここで、所定のストップ条件（例えば、バスのデータ誤
り等）が発生し、停止信号１７が入力されると、履歴読
出しアドレスレジスタ１０は、バッファ書込みアドレス
レジスタ８の内容（最終書込みアドレス）を保持する。

次に、ヒストリ続出指示信号１８による読出し指示があ
ると、Ｆ？ｉ歴続出しアドレスレジスタ１０の内容は、
順次−１され、このアドレスが共通バスバッファｌへ送
出され、読出し動作が行なわれる。

そして、読出された共通バスバッファ１の内容が共通バ
ス５の履歴データとしてディスプレイ上に表示される。

（効　果〕 本発明によれば、わずかなハードウェアを追加するのみ
で、同期スプリット方式の共通バス上のデータを履歴収
集することができ、その実用上の効果は極めて大きいも
のである。

【図面の簡単な説明】

第１図は本発明の原理図、第２図は本発明が適用される
システム構成例、第３図は本発明の１実施例の構成を示
す図である。 図中、１は共通バスバッファ、２はバッファ制御回路、
４はデータ処理装置、５は共通バッファ、６．７はアダ
プタである。 書込界テゝク ヒストリ読出椙示 イ官号 本発明の原理図 嶋１図 本発明が適用されるシステムａ成ｆ列 第　２　図 Ｍ釘ｐＰｔｌ 本発明のｌ実施例のａ底を示す図 第　３　図

Claims (1)

【特許請求の範囲】
1. 同期スプリット方式で制御される共通バス（５）を介し
   、サイクルスチールの実行により他の複数の装置（６、
   ７）とのデータ転送を行なうとともに、データ転送の際
   、他の装置（６、７）より送られるデータを一時的に格
   納する複数個のバッファからなる共通バスバッファ（１
   ）を有するデータ処理装置（４）において、所定の条件
   で上記共通バスバッファ（１）への書込みを停止し、停
   止アドレスより順次上記共通バスバッファ（１）の内容
   を読出すバッファ制御回路（２）を具備し、上記共通バ
   スバッファ（１）を履歴メモリとして使用するよう構成
   したことを特徴とする共通バスバッファ制御方式。