JPS61199429A - 電源周波数判別回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、電源の周波数が５０Ｈｚであるか、ｅｏＨｚ
であるかを自動的に判別する電源周波数判別回路に関す
るもので・ちるっ 従来の技術 従来の電源周波数の判別回路１ｔｊ、　、第７図に示す
ような＋ｉａ〕路構成となっていた。すなわち、交流電
７１θ１に接続された電源同期パルス発生回路２（でよ
り、ｍ　８　（：４’　ａ　４．’）　１．うｆＪ？［
Ｎｆｉの電Ｉｆ’：　Ｌ７．Ｊ　零占！”Ｃ同ｔｉｌｌ
　して１第ｓ　ｊ３３’、　ｂの、Ｌう１こパルスｋｌ
Ｉを介−１ミさ住る。そ７１と同時に１基準発振回路３
（（より、第８１４ｃのよう１、：基■二パルスクリを
宛牛させ、１１り八ｅ’ｔ　Ｉ’θ１川期パ用ス４”’
＋ｌこＬす、グー１回路４を・開閉して、ｌＬｌ自同期
パルスの間隔だけ、カウンター６にＡ’＝　（？パル久
々１１を人力す已１３　カウンター５の出力は、比較器
６１ζ入力し、ノＪ小のＪ＋、　ｓ　ｒｃより５０Ｈｚ
　、−’６０Ｈ２のｆ４１定動作ｆ！：？Ｔう。

発’）ｌが解決しようとする間鴎点 このようｆ：従来りつ回路で１−よ、その［用路構成が
複雑で、ｔ−）るｆｃ九′ン、コスｉ的（で高イーＩ）
なものとなり、した、う；って５′１ｆΔ礎理２；１、
二（：ｊイザー用（７難いという１８１種があっｆｃ。

本発明はｌ−記、７．　ｔｉｌｌ　Ｍ点１ζ鑑みてなさ
ｔｌたもので、簡易な構成にしてイ゛：ら７１乙７１ｉ
　（吟の周波数１］別回路を提１：ｌする、二とｔｃ　
ｔｉ的とするものである。

問題／】分所決す已ための手段 ト討問題占を解決するために本発明１−４１　、電源ｌ
ｌ５ｊ期パルス発’ｉ−ｒｆ＋１路と、タイマー回路と
、積分１ｐｌ　Ｍ、！−，Ｌ／　−＜　）Ｌ検出回路と
を廟し、Ｉｉ’ｌ＾Ｌ’、　’ｄｉ　ｌ’ＩＩ’　１ｌ
ｉｉ耗］（・；１１１発１回路（７＋出力をタイマーｌ
＋＋ｌ路の時５″ｉ−シ・を５ｊ−ｙ〕る放電端子に和
続し、かつタイマー回路Ｃ）出力を・積分回路に接続し
、さらにこの積分回路のコンデンサとｌ／ベル井命出１
１】ｊ路の入力端子を接続して構成Ｌ　１′！”ｌ記し
ベル検出［Ｉ］ｊ路の出力から、７Ｌ源周波ＶＣ７）　
６０　Ｈｚ　、／’　６０　Ｈｚ　Ｉｃ応じて低、高の
信−号’６．’　ｍるよう１・こ［、たものである。

作用 上記の構成１て、［れはｉ　１ｉＬ７１４の周西数１（
′亀、Ｌ−て、低、高の信号を得ることができるため、
　こねにより、電源周波数の判別を行うことができるも
ので、ちる。

実施例 以丁、本発明の一実施例を添付図面にもとづいて説明す
る。第１図は本発明の電源周波数判別回路の一実施例を
示すブロック図で、この第１図において、　　ｉ　ｉ　
１１交流電源、１２は１１を源電圧の周期１・で比例し
た時間幅のパルスを発生するＴ１．源同期パルス発生回
路、１３はタイマー回路で、このタイマー回路１３（Ｊ
＋・）［定Ｃ！・時間幅（〕介（（，４■１．イ′１を
一４′４、無安定マルチバイブレータ−で構成１．てイ
、　、１．　ｌ、・０１４ｉＪ積分１！ｌｌ路であり、
ＲとＣの時−１４り（（′より積分動作を行う。１６ｉ
Ｊレベル検１１１回路で、このレベル検出回路１５（Ｊ
積分回路１４σ）コンデンサの端子電圧と基準電１１の
比較を行う、。

第２μ］　ｉ、：ｊ本発明の電源周波数判別回路の一実
施例を４、す回路図で、この第２図において、１６゜１
γ、１Ｂ、１９，２０．２１は電ｌ楡同期パルス発牛［
「コ１路を構成するブロックで、　２１　ｉ９ｊ、　７
−プンコレクタ出力の電圧比較器であり、この電圧比較
器２１０入力端イ（では１ダイオード１７に、ヨ：る半
波整流波形が印加されているので、′重圧Ｊ１．較器２
１の出力１．寸、電源の半波に比例した時間幅で刈〕と
なる。

２２．２３．２４，２５．２６はタイマー回路を構成す
るブロックで、２３ｉｑｉタイマーｌｊｌ！１路の動作
時間を定める半固定徂抗器、２３，２４．２５（・′：
１コンデンサ２６の充電抵抗、２６は放電抵抗である。

そしてこのタイマー回路２２の端子二は、５　・ コンデンづ２６の放電端子であり、この放電端子二ｉこ
前記’Ｉｔ　Ｊや同期パルス発生回路の出力は接続さ′
１１ている。

２７．２，８．２９．３０はＲＣにより積分１（コ〕路
を構成するブロックで、前記タイマー回路２２の出力信
号が、高レベルの時は、コンデンサ３ｏの端子電圧は電
源電圧せで上昇し、その出力信号がパルス列となると５
　コンデンサ３０の端子電圧はイ氏レベルとなる。

３１．３２，３３．３４はレベル検出回路を構成するブ
ロックで、このレベル検出回路は＠記積分１ｊ・］路の
コンデンサ３０の端子電圧吉、抵抗３１゜３２で設定さ
れた電圧との比較により、その出力に：１高または低と
なる。３５　、３６　、３７　、３８　。

３９は電源［〕１路を構成するブロックである。

第３図はタイマー回路２２の主要部の構成を示すブロッ
ク図で、４０，４１．４２は基準電圧（）、自ｖｃｃ、
２！３ｖ０゜）を発生するための分圧抵抗、”４３．４
４は電圧比較器で、各々基準電圧％ｖｃｃ＋！’３ｖｃ
ｃと接続されている。４５はＲＳフリップフロング、ａ
６４−１出力バッフ７回路、４了は放電用トランジスタ
である。

このタイマー回路２２の動作は、第４図ａのようにコン
デンサ２６の端子電圧が、２１３ｖ０゜と発ｖｃｃＯ間
を充放電動作して、無安定マルチバイブレータ−動作を
行うものであり、件の時、出力端子へ１ては第４図すの
ような波形が得られる。

−Ｆ記回路構成において、電源周波数の判別動作　　　
　　′は、次のようにして行われる。今、第５図ａの波
形に示されるように、交流電源１１が６ＱＨ２の周波数
の場合、第２図のコンデンサ２６の端子電圧は、第５図
すのような波形となっている。この幅 波形すの時間〕、は、第４図＆の波形におけるＴＯ＋よ
りは短くなるようにＴ。、を設定しているため、コンデ
ンサ２６の端子電圧は、２Ｉ３ｖｃｃ　４で到達せず、
したがってタイマー回路２２０出力端子へは高レベルの
ままである。

次に、交ｆｆｉ’！Ａ１１１が第５図Ｃの波形に示され
るように、　　６０Ｈｚの周波数の場合、コンデンサ２
６の端子電圧は、２Ｉ３ｖｃｃまで到達してＴ０２のＩ
ｊｊＮｆ１７１Ｊｊ　７１ｉ　、にり負　イセ′行い、
　　！’４　、ｊＯ−’３　　ＶＣＣｉゴ・・ユ・　　
ヂｊ’電ｌ　　二・ｊ’＋　　−′、ｉ　４゜が＋　’
＋ｆｉ：　ｌ’ｌ　１ｉＶｊＪｊＪ）　、、：　、しス
１（”よりＴ　？　＋　、’　、′−Ｃ’Ｊ　テ４”Ｊ
　ｊｙ　９Ｊら）する。

この時の波形は、７ｉＬ圧比較ｉｉ　２１　（’）出力
９Ｅ　−ｆ−で見る吉、第５図ｄのようになってお暑ハ
　Ｔ２の中１′こ、タイマー回路のコンデンサ２６の充
１ｌＩｉＩｔｌｊ　間Ｔ０１と、コンデ／す２６の放電
期間Ｔ。２とがある。。

Ω 従って、電源の１周期ごと１．、；７１　第６図すよう
な波形をタイマー回路の出力に発生すＺ、。この波形［
Ｚｊ、　。

積分回路により第６図Ｃのような波形となり、したがっ
て５０Ｈｚ時に（，１１１，レベル検出回路の出力は低
となり、外来雑跨（コア、１しても安定し７た状態で作
動する。

以−Ｊ二のよう１てして、５０Ｈｚ　　、ａｏＨｚ　ｌ
’・二；７１１ｒ；（２て低、高の信号を得ることがで
きるものである、。

なお、ＴＤＩは、（’［’　２−Ｔ、）、／’２＝Ｔｏ
、、’となるように、第５図ｄの波形おいて可変抵抗器
２３（ζより調節す！１ば、タイマー回路の設定時聞け
、　　５ＱＨｚ　と８０Ｈｚの周期の中央（ζ設定する
ことができる。

９１４月　の３力１４１ Ｊ、）　ｌ−、Ｌ’ｉ　ＪうｉＬ′４−弁、明（でよｔ
゛＋は、きわめて簡易な回路構成で、安定し７た状態で
電ｔ９の周波数の自動判別１！、！］路を実現すること
ができ、実用性の面できわめて有利となるものである。

【図面の簡単な説明】

第１し］　＆ｌｉ本発明の一実施例における電源周波数
判別回路を示すブロック図、第２図は同電源周波数判別
回路の回路図、第３図は同タイマー回路の主要部の構成
を示すブロック図１第４図〜第６図１、Ｊ動作波形図、
第７図および第８図は従来の電源ｆ＾Ｊθす数判別回路
を示すブロック図および動作波形図である。 １１・・交流電源、１２・・電源同期パルス発生回路、
１３　・タイマー回路、１４・・積分回路、１６・・レ
ベル検出回路、３０・・積分回路のコンデンサ。

Claims (1)

【特許請求の範囲】
1. 電源同期パルス発生回路と、タイマー回路と、積分回路
   と、レベル検出回路とを有し、前記電源同期パルス発生
   回路の出力をタイマー回路の時定数を定めるコンデンサ
   の放電端子に接続し、かつタイマー回路の出力を積分回
   路に接続し、さらにこの積分回路のコンデンサとレベル
   検出回路の入力端子を接続した電源周波数判別回路。