JPS61201327A - 除算装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は浮動小数点演算形式の乗算器及び算術論理演算
器を用いて除算を実行する除算装置に関するものである
。

（従来の技術） 従来、ディジタル・フィルタや高速フーリエ変換器など
に代表されるディジタル信号処理技術を適用する演算は
、基本的には乗算、加算及び遅延によって実現できるた
め、その装置の中心的な演算はメモリを用いた積和演算
であった。このためディジタル信号処理を行なう装置は
、積和演算の高速化を意図した構成がとられており、使
用頻度の低い除算に対しては、特別な除算装置をもち乗
算とは独立に扱ってきた。つまり、乗算がシフト・加算
の繰返し操作を行なうのに対して、除算はシフト・減算
の繰返し操作を行なうので、乗算及び加算の処理を高速
化する演算部と、除算の処理を高速化する演算部とを別
々に用意していた。この除算方式は、例えばカイ　ワン
プ（Ｋａｉ　Ｈｗａｎｇ）著、堀越彌他訳「コンピュー
タの高速演算方式」近代科学社（昭５５−９−１）Ｐ、
２５１−２８３に開示されている。

（発明が解決しようとする問題点） しかしながら、前記構成の装置では次のような問題点が
あった。

従来のディジタル信号処理装置で除算を高速に処理する
には、除算専用の演算回路を他に設ける必要があるので
、装置が大型化する欠点があった。

また、ディジタル信号処理の高機能化に供ない除算を採
用しにくくなる欠点などがあった。

本発明は、以上述べた問題点を除去するため、乗算機能
とほぼ同程度の規模を特徴とする特別な除算用演算回路
を用いないで、乗算や加減算、論理演算に使用する演算
回路を用いて除算を実行する除算装置を提供することを
目的とする。

（問題点を解決するための手段） 本発明は前記問題点を解決するために、浮動小数点表示
の入力データの乗算を行なう乗算手段と。

浮動小数点表示の入力データの加減算及び論理演算を行
なう算術論理演算手段と、前記乗算手段及び算術論理演
算手段を制御する制御手段とを備えて除算を行なう除算
装置において、前記制御手段は、前記算術論理演算手段
を制御して、被除数の指数部から除数の指数部を減算す
ることにより被除数の指数部を更新し、該更新の後に除
数の指数部をリセットすることにより除数の指数部を更
新し、浮動小数点表示の定数と前記指数部が更新された
除数との減算をして乗算係数の初期値を演算する第１の
制御手段と、前記乗算手段及び算術論理演算手段を制御
して、第１の制御手段で得られた、前記乗算係数の初期
値と前記指数部が更新された被除数との積に該被除数を
加算した和を第１回目の更新の被除数とし、第２回目以
降は直前回の更新の被除数と直前回の乗算係数を乗算し
て更新した乗算係数との積に該更新の被除数を加算した
和を次回の被除数として被除数を逐次更新し。

所定の演算回数の後に更新された被除数を商とする第２
の制御手段とから構成されるものである。

（作用） 本発明によれば、以上のように除算装置を構成したので
、技術的手段は次のように作用する。第１の制御手段は
算術論理演算手段を制御して、被除数の指数部と除数の
指数部を減算した後、除数の指示部をリセットすること
により指数部の処理を行なうように働く。また、第１の
制御手段は、以後の仮数部の処理を行なうために、浮動
小数点表示の定数、例えば１から指数部の処理により得
られた除数（指数部が更新された除数）を減算すること
により乗算係数の初期値を演算するように働く。第２の
制御手段は、乗算手段及び算術論理演算手段を制御して
、乗算係数の初期値を用いて。

指数部の処理によって得られた被除数（指数部が更新さ
れた被除数）との第１回目の積和演算を行なって更新さ
れた被除数を求めるように働き、第２回目以後は直前回
の乗算係数を乗算して得られた乗算係数を用いて、直前
回の更新された被除数との積和演算を行なって被除数を
逐次更新するように働く、また、第２の制御手段は所定
の回数の後、更新された被除数を商とするように働く。

従って、本発明は特別な除算用演算手段を必要としない
ので、前記従来技術の問題点が解決できるのである。

（実施例） 本発明の除算演算の原理は、収束型アルゴリズムに基づ
くものであり、基本的演算内容をまず説明する。演算デ
ータの形式を第２図のように仮定すると、先に指数部の
処理を行なう。即ち、被除数の指数部から除数の指数部
を減算した後、除数の指数部をリセットし、その後、仮
数部の処理を行なう。仮数部については、Ｑ＝Ａ０／Ｂ
０の除算に対して除数Ｂ０の逆数の漸近値（乗算係数）
を逐次、分子に乗算し、分子→商（分母→１）とする演
算を行なうので、式（１）でＱが表される。

＝Ａ、（１＋Ｘ）（１＋Ｘ”）（１＋Ｘ’）・・・・・
−（１＋Ｘ”）−（１）但し、２進数演算形式の場合、
０．５≦ＩＡｏ＋＜１゜０．５≦Ｂｏａ１．ｏ＜ｘ≦０
．５゜ 一方、仮数部データ幅はＭｂ口という有限精度であるた
めＭｂＩｔの幅で式（１）の括弧の乗算を有限の回数行
なえば表現できる限界値になる。そこで、式（１）の無
限級数を逐次展開し、第ｍ回までの乗算値をＱ、、、と
すると、式（２）のように変形できる。

但、Ｑ＝２”−１ このため、式（２）の有限級数と式（１）との誤差ΔＱ
□＝　Ｉ　Ｑ　−Ｑ、ｌの最大値ΔＱ、、、（ＭＡＸ）
が何回までの乗算でＭｂＩｔの範囲外となるかを求める
。

ＡＱ、（ＭＡＸ）は、ｌ　Ａ６　ｌ−＋　１　、　Ｘ＋
０．５の時に生じ、一方、Ｍ”ｔの幅で表せる数値限界
を２−ｐとすると、ΔＱｍ（ＭＡＸ）＝２−”’となる
ので。

Ｐ≧Ｍ＋２となり、式（２）のＱがＰの下限値Ｍ＋２に
等しくなる項数ｍが求める値となる。従って、ｆｌ＝２
′１１１−１＝＋２より ｍ　＝Ｑｏｇｚ　（Ｍ　＋　３　）　　　　　　　　　
　　　（３）となり、例えば、仮数部がｓ　ｂ　＋　ｔ
　（符号）＋１５ｂ”（データ）のデータ形式では、Ｍ
＝１５より、ｍ　＝　５ステツプとなる。また、式（２
）は０くｘ≦０．５の範囲では、収束級数であるため、
Ｘが０に近い場合、ｍ回以下の乗算係数の乗算で収束す
るが、収束後も係数乗算を行なってもＭｂＩｔの範囲外
であるため、演算結果のＱ、、ｌは発散しない。従って
、被除数の更新を行なう積和演算の演算回数ｍが入力デ
ータの仮数部Ｍｂ目の語長から決定でき、このｍのカウ
ントを行なうことで除算が実行できる特徴がある。

以上述べた基本概念をもとに１本発明の実施例を第１図
を用いて説明する。

第１図は本発明による除算装置の一実施例を示すブロッ
ク図である。

除算装置はレジスタ１，２、データ：メモリ３、乗算器
４．算術論理演算器（以下Ａ　Ｌ　Ｕ　；　Ａｒｉｔｈ
−ｍｅｔｉｃ　ａｎｄ　ｌｏｇｉｃ　ｕｎｉｔと略称す
る）５、アキュムレータ６、レジスタ７、制御部８、内
部データ・バス９及びシフト量レジスタ１０から構成さ
れる。

乗算を行なう乗算器４、加減算及び論理演算を行なうＡ
ＬＵ５は、浮動小数点表示のデータに対して、それぞれ
演算を行なうので、正規化された入力データを前提とし
て、その演算結果も正規化したデータとして出力する。

次に、除算装置の動作を第１図及び第３図を用いて説明
する。第３図は演算の実行手順を示すフローチャートで
ある。

まず、除数データＢ０がレジスタ１に、被除数データＡ
０がレジスタ２にデータ・メモリ３から読出されてから
、除数Ｂ０の指数部データを通常の浮動小数点表示のデ
ータのシフト演算に用いるシフト量レジスタ１０に設定
し、レジスタ２のデータとシフト量レジスタ１０とのデ
ータをＡＬＵ５に入力し、被除数へ〇の指数部から除数
Ｂ０の指数部だけを減算する。

この結果、指数部が更新された被除数Ａ　６　’を内部
データ・バス９からレジスタ７及びデータ・メモリ３を
通して、レジスタ２に再び設定する。

次に、除数Ｂ６の指数部のみをＡＬＵ５でリセットし、
この結果、指数部が更新された除数Ｂ、１をアキュムレ
ータ６に設定する。以上のように、被除数へ〇及び除数
Ｂ０の指数部のみが更新され、それぞれ八〇′及びＢ６
″となる（ステップ■）。

次に、浮動小数点表示の定数に１）をデータ・メモリ３
からレジスタ１に読出した後、ＡＬＵ５でアキュムレー
タ６にあるデータＢ、ｊとの減算を行ない、その結果１
−Ｂ０″＝ｘ０を同様に内部データ・バス９からレジス
タ７及びデータ・メモリ３を経由して、レジスタ１に設
定する（ステップ■）。このＸ、が被除数を更新する乗
算係数の初期値である。レジスタ２に設定されているデ
ータＡ　、　’と、第１回目の積和演算（Ａ０′・Ｘ０
＋　Ａｏ’）を乗算器４とＡＬＵ５を用いて実行し、そ
の結果Ａ工＝Ａ０′・Ｘ、　＋　Ａ、’を、同様にして
内部データ・バス９からレジスタ７及びデータ・メモリ
３を介してレジスタ２に設定する（ステップ■）。

次に、レジスタ１にある乗算係数ｘ０の更新演算（ＸＯ
）”を乗算器４で行ない、その結果Ｘ□＝（Ｘ、＋）”
を、同様に内部データ・バス９からメモリ３を通してレ
ジスタ１に設定する（ステップ■）。

ステップ■及び■では、ステップ■と■と同様にして、
第１回目の被除数Ａ□の更新の積和演算と第１回目の乗
算係数Ｘユの更新演算をそれぞれ実行し、第２回目の被
除数Ａ　ｚ　（＝Ａ　ｏ・Ｘ工＋Ａ□）及び第２回目の
乗算係数Ｘ１（＝ＯＬ）”）を求める。

以下、この乗算係数の更新演算と被除数更新の積和演算
を先に述べたｍ回まで行なうように制御部８で演算回数
の制限を行なうと、最終回の積和演算Ａ、、、−１・ｘ
、−８＋Ａ、Ｒ−、ノ演算結果Ａ、が求める商となる（
ステップ■、■）。

ここで、制御部８でカウントするｍの値は、式（３）に
従って、除数または被除数の仮数部データ語長Ｍから決
定する。

式（１）の条件として、除数Ｂ。が正に限定されている
が除数Ｂ０が負の場合には、除数及び被除数の両者を極
性反転してから上記の除数演算を行なえば良い。

除算で生じる剰余の取扱は、除算演算完了後、次の式（
４）にもとづく、乗算及び減算を行なえば求まる。

被除数Ａ０−除数Ｂ、ｘ商＝剰余　　　　　（４）以上
のように、本実施例によれば、浮動小数点演算形式の乗
算及び算術論理演算を行なう演算部（乗算器４．ＡＬＵ
５）を用いて、除算を実行できるので、特別な除算専用
の演算部が必要なくなり、装置の小型化・経済化がはか
れる利点があり、さらに、被除数の更新が浮動小数点形
式であるため、仮数部の演算精度が固定小数点形式より
優れており、また、内部の演算データ幅から決まるデー
タ語長から必要最小限の演算ステップで除算を実行する
ように制限できるので、従来方式に比べ演算時間の高速
化が期待できる。

（発明の効果） 以上説明したように、本発明によれば、演算装置全体と
して、小型化及び低価格化が可能となる。

また、従来の除算装置に比較して演算時間の高速化を実
現できる。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図。 第２図は浮動小数点表示のデータ形式を示す図、第３図
は第１図の実施例の演算手順を示すフローチャートであ
る。 １．２．７−−−レジスタ、　３−ｍ−データ・メモリ
、４−ｍ−乗算器、 ５−−−ＡＬＵ（算術論理演算器） ６−−−アキユムレータ、８−ｍ−制御部、９−ｍ−内
部データ・バス。 ｌＯ−ｍ−シフト量レジスタ。

Claims (2)

【特許請求の範囲】
1. （１）浮動小数点表示の入力データの乗算を行なう乗算
   手段と、浮動小数点表示の入力データの加減算及び論理
   演算を行なう算術論理演算手段と、前記乗算手段及び算
   術論理演算手段を制御する制御手段とを備えて除算を行
   なう除算装置において、前記制御手段は、前記算術論理
   演算手段を制御して、被除数の指数部から除数の指数部
   を減算することにより被除数の指数部を更新し、該更新
   の後に除数の指数部をリセットすることにより除数の指
   数部を更新し、浮動小数点表示の定数と前記指数部が更
   新された除数との減算をして乗算係数の初期値を演算す
   る第１の制御手段と、前記乗算手段及び算術論理演算手
   段を制御して、第１の制御手段で得られた、前記乗算係
   数の初期値と前記指数部が更新された被除数との積に該
   被除数を加算した和を第１回目の更新の被除数とし、第
   ２回目以降は直前回の更新の被除数と直前回の乗算係数
   を乗算して更新した乗算係数との積に該更新の被除数を
   加算した和を次回の被除数として被除数を逐次更新し、
   所定の演算回数の後に更新された被除数を商とする第２
   の制御手段とから構成されることを特徴とする除算装置
   。
2. （２）前記所定の演算回数は入力データの仮数部の語長
   から決定されることを特徴とする特許請求の範囲第１項
   記載の除算装置。