JPS61202253A - 論理アドレス空間アクセス方式 - Google Patents
論理アドレス空間アクセス方式Info
- Publication number
- JPS61202253A JPS61202253A JP60044146A JP4414685A JPS61202253A JP S61202253 A JPS61202253 A JP S61202253A JP 60044146 A JP60044146 A JP 60044146A JP 4414685 A JP4414685 A JP 4414685A JP S61202253 A JPS61202253 A JP S61202253A
- Authority
- JP
- Japan
- Prior art keywords
- logical address
- address space
- space
- access
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012545 processing Methods 0.000 claims abstract description 9
- 230000004044 response Effects 0.000 claims abstract description 3
- 238000000034 method Methods 0.000 claims description 9
- 238000013507 mapping Methods 0.000 claims description 4
- 238000004891 communication Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
炎亙且１
本発明は論理アドレス空間アクセス方式に関し、特にデ
ータ処理装置における自論理アドレス空間外の論理アド
レス空間アクセス方式に関する。
ータ処理装置における自論理アドレス空間外の論理アド
レス空間アクセス方式に関する。
更米且Ｉ
従来の自論理アドレス空間外のデータアクセス方式につ
いて第３図のブロック図を参照して説明する。
いて第３図のブロック図を参照して説明する。
図において、データ処理のための命令が命令発行装置２
より発行されて命令解釈実行装置１にフェッチされる。
より発行されて命令解釈実行装置１にフェッチされる。
この装置１においてフェッチされた命令は解釈されて論
理アドレス空間管理装置３に対する指示情報となる。
理アドレス空間管理装置３に対する指示情報となる。
この論理アドレス空間管理装置３により管理される論理
アドレス空間４は図示する如く、主記憶装置がメモリマ
ツピングされて生成された複数の論理アドレス空間から
なる。４０は自論理アドレス空間であり、５０は自論理
アドレス空間外輪理アドレス空間である。
アドレス空間４は図示する如く、主記憶装置がメモリマ
ツピングされて生成された複数の論理アドレス空間から
なる。４０は自論理アドレス空間であり、５０は自論理
アドレス空間外輪理アドレス空間である。
いま、自論理アドレス空間４０の中でタスク４２が実行
され、自論理アドレス空間外輪理アドレス空間５０上の
データ５３のアクセス要求が発生したとする。この場合
、タスク４２の処理を中断して制御を通信タスク４１へ
渡す。この通信タスク４１はアクセス要求をタスク間通
信により通信タスク５１へ転送する。この通信タスク５
１はデータアクセス５２を起動しデータ５３のアクセス
を可能にする。データアクセス５２がデータ５３にアク
セスした後、再び通信タスク５１と４１との間でタスク
間通信を行い、制御タスク４２の中断点へ戻ることにな
る。
され、自論理アドレス空間外輪理アドレス空間５０上の
データ５３のアクセス要求が発生したとする。この場合
、タスク４２の処理を中断して制御を通信タスク４１へ
渡す。この通信タスク４１はアクセス要求をタスク間通
信により通信タスク５１へ転送する。この通信タスク５
１はデータアクセス５２を起動しデータ５３のアクセス
を可能にする。データアクセス５２がデータ５３にアク
セスした後、再び通信タスク５１と４１との間でタスク
間通信を行い、制御タスク４２の中断点へ戻ることにな
る。
かかる従来の自論理アドレス空間外のデータのアクセス
方式では、タスク通信を必要とするので、時間を要する
という欠点がある。
方式では、タスク通信を必要とするので、時間を要する
という欠点がある。
理アドレス空間相互間のタスク通信を不要として短時間
の自論理アドレス空間外のデータアクセスを可能とした
アクセス方式を提供することを目的としている。
の自論理アドレス空間外のデータアクセスを可能とした
アクセス方式を提供することを目的としている。
発明の構成
本発明によれば、主記憶装置がメモリマツピングされて
生成された複数の論理アドレス空間をアクセスするデー
タ処理装置におけるアクセス方式であって、これ等複数
の論理アドレス空間のうち自論理アドレス空間及びそれ
以外の論理アドレス空間のいずれかのデータアクセス要
求情報、当該論理アドレス空間の空間番号情報、更には
当該論理アドレス空間上のアドレス情報を含む命令を発
行する手段と、この命令内のデータアクセス要求情報を
識別して論理アドレス空間の切替え要求を発行する手段
と、この論理アドレス空間の切替え要求に応答して空間
番号情報及びアドレス情報を元にデータのアクセス処理
を実行する手段とを設け、自論理アドレス空間及びそれ
以外の論理アドレス空間相互のデータアクセス切替えを
自在としてなることを特徴とする論理アドレス空間アク
セス方式が得られる。
生成された複数の論理アドレス空間をアクセスするデー
タ処理装置におけるアクセス方式であって、これ等複数
の論理アドレス空間のうち自論理アドレス空間及びそれ
以外の論理アドレス空間のいずれかのデータアクセス要
求情報、当該論理アドレス空間の空間番号情報、更には
当該論理アドレス空間上のアドレス情報を含む命令を発
行する手段と、この命令内のデータアクセス要求情報を
識別して論理アドレス空間の切替え要求を発行する手段
と、この論理アドレス空間の切替え要求に応答して空間
番号情報及びアドレス情報を元にデータのアクセス処理
を実行する手段とを設け、自論理アドレス空間及びそれ
以外の論理アドレス空間相互のデータアクセス切替えを
自在としてなることを特徴とする論理アドレス空間アク
セス方式が得られる。
実施例
以下、図面を用いて本発明の詳細な説明する。
第１図は本発明の実施例のブロック図であり、第１図と
同等部分は同一符号により示している。
同等部分は同一符号により示している。
図において、命令発行装置２から発行される命令は、全
論理アドレス空間４のうち自論理アドレス空間４０及び
それ以外の論理アドレス空間５０のいずれかをアクセス
するためのデータアクセス要求情報を有するファンクシ
ョン部２１を備えている。更に、当該データアクセス要
求情報により特定されるべき論理アドレス空間番号情報
部２２と、当該論理アドレス空間上のアドレス情報部２
３とをも備えている。
論理アドレス空間４のうち自論理アドレス空間４０及び
それ以外の論理アドレス空間５０のいずれかをアクセス
するためのデータアクセス要求情報を有するファンクシ
ョン部２１を備えている。更に、当該データアクセス要
求情報により特定されるべき論理アドレス空間番号情報
部２２と、当該論理アドレス空間上のアドレス情報部２
３とをも備えている。
この命令コード２１〜２３は命令発行装置２から発行さ
れて命令解釈実行装置１内のインストラクションレジス
タ１１ヘフエツチされる。このフェッチされた命令コー
ドはここで解釈判読されて論理アドレス空間管理装置３
への管理要求情報となる。この管理装置３はその内部に
メモリマツピング情報を有しており、複数の論理アドレ
ス空間４を構成している。
れて命令解釈実行装置１内のインストラクションレジス
タ１１ヘフエツチされる。このフェッチされた命令コー
ドはここで解釈判読されて論理アドレス空間管理装置３
への管理要求情報となる。この管理装置３はその内部に
メモリマツピング情報を有しており、複数の論理アドレ
ス空間４を構成している。
第２図のフローチャートを参照しつつ本発明の実施例の
動作を説明する。いま、自論理アドレス空間４０の中に
おいてタスク４２が実行されており、自論理アドレス空
間外輪理アドレス空間５０内のデータ５３をアクセスす
る命令４３が命令解釈実行装置１中のインストラクショ
ンレジスタ１１にフェッチされてくると、命令解釈実行
装置１は、命令コードのファンクション部２１により自
論理アドレス空間外輪理アドレス空間へのアクセスを知
り、命令コードの中の論理アドレス空間番号情報２２を
もって論理アドレス空間管理装＠３に対して論理アドレ
ス空間の切替え要求を行い、論理アドレス情報２３によ
り自論理アドレス空間外輪理アドレス空間５０上のデー
タ５３をアクセスすることになる。
動作を説明する。いま、自論理アドレス空間４０の中に
おいてタスク４２が実行されており、自論理アドレス空
間外輪理アドレス空間５０内のデータ５３をアクセスす
る命令４３が命令解釈実行装置１中のインストラクショ
ンレジスタ１１にフェッチされてくると、命令解釈実行
装置１は、命令コードのファンクション部２１により自
論理アドレス空間外輪理アドレス空間へのアクセスを知
り、命令コードの中の論理アドレス空間番号情報２２を
もって論理アドレス空間管理装＠３に対して論理アドレ
ス空間の切替え要求を行い、論理アドレス情報２３によ
り自論理アドレス空間外輪理アドレス空間５０上のデー
タ５３をアクセスすることになる。
このデータ５３のアクセス処理が終了すれば、命令発行
装置２からの命令コードのファンクション部２１、論理
アドレス空間番号情報２２及びアドレス情報２３にもと
すいて、自論理アドレス空問４０へ戻ることになるので
ある。こうして、タスク４２はあたかも自論理アドレス
空間４０上で自論理アドレス空間外輪理アドレス空間５
０上のデータ５３を直接アクセスしたかの如く動作する
ことになる。
装置２からの命令コードのファンクション部２１、論理
アドレス空間番号情報２２及びアドレス情報２３にもと
すいて、自論理アドレス空問４０へ戻ることになるので
ある。こうして、タスク４２はあたかも自論理アドレス
空間４０上で自論理アドレス空間外輪理アドレス空間５
０上のデータ５３を直接アクセスしたかの如く動作する
ことになる。
発明の効果
本発明によれば、自論理アドレス空間外のデータをタス
ク間通信を用いることなく直接アクセスすることが可能
となるので、自論理アドレス空間外輪理アドレス空間の
データアクセスを短時間で行うことができる。
ク間通信を用いることなく直接アクセスすることが可能
となるので、自論理アドレス空間外輪理アドレス空間の
データアクセスを短時間で行うことができる。
第１図は本発明の実施例のブロック図、第２図は第１図
のブロックの動作を示すフローチャート、第３図は従来
技術を示すブロック図である。 主要部分の符号の説明 １・・・・・・命令解釈実行装置 ２・・・・・・命令発行装置 ３・・・・・・論理アドレス空間管理装置４・・・・・
・全論理アドレス空間 ４０・・・・・・自論理アドレス空間 ５０・・・・・・自論理アドレス空間外輪理アドレス空
間比層人 日本電気株式会社
のブロックの動作を示すフローチャート、第３図は従来
技術を示すブロック図である。 主要部分の符号の説明 １・・・・・・命令解釈実行装置 ２・・・・・・命令発行装置 ３・・・・・・論理アドレス空間管理装置４・・・・・
・全論理アドレス空間 ４０・・・・・・自論理アドレス空間 ５０・・・・・・自論理アドレス空間外輪理アドレス空
間比層人 日本電気株式会社
Claims (1)
- 主記憶装置がメモリマッピングされて生成された複数の
論理アドレス空間をアクセスするデータ処理装置におけ
るアクセス方式であつて、前記複数の論理アドレス空間
のうち自論理アドレス空間及びそれ以外の論理アドレス
空間のいずれかのデータアクセス要求情報、当該論理ア
ドレス空間の空間番号情報、更には当該論理アドレス空
間上のアドレス情報を含む命令を発行する手段と、この
命令内の前記データアクセス要求情報を識別して論理ア
ドレス空間の切替え要求を発行する手段と、この論理ア
ドレス空間の切替え要求に応答して前記空間番号情報及
び前記アドレス情報を元にデータのアクセス処理を実行
する手段とを設け、自論理アドレス空間及びそれ以外の
論理アドレス空間相互のデータアクセス切替えを自在と
してなることを特徴とする論理アドレス空間アクセス方
式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60044146A JPS61202253A (ja) | 1985-03-06 | 1985-03-06 | 論理アドレス空間アクセス方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60044146A JPS61202253A (ja) | 1985-03-06 | 1985-03-06 | 論理アドレス空間アクセス方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61202253A true JPS61202253A (ja) | 1986-09-08 |
Family
ID=12683492
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60044146A Pending JPS61202253A (ja) | 1985-03-06 | 1985-03-06 | 論理アドレス空間アクセス方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61202253A (ja) |
-
1985
- 1985-03-06 JP JP60044146A patent/JPS61202253A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5167028A (en) | System for controlling task operation of slave processor by switching access to shared memory banks by master processor | |
| EP0319134A2 (en) | Protected memory accessing | |
| US4823257A (en) | Information processing system having smart memories | |
| JPS6376034A (ja) | 多重アドレス空間制御方式 | |
| US4592010A (en) | Memory-programmable controller | |
| US4047245A (en) | Indirect memory addressing | |
| JPS6122817B2 (ja) | ||
| KR920004279B1 (ko) | 포인터레지스터를 구비한 마이크로프로세서 | |
| JPS6055849B2 (ja) | 命令制御方式 | |
| JPS5911921B2 (ja) | 数値制御装置 | |
| US3480917A (en) | Arrangement for transferring between program sequences in a data processor | |
| JP3548777B2 (ja) | コントロール制御装置 | |
| EP0660229B1 (en) | Method and apparatus for modifying the contents of a register | |
| JPS63132355A (ja) | メモリ制御装置 | |
| JPH043205A (ja) | データ・アクセス・システム | |
| JPS6319058A (ja) | メモリ装置 | |
| JPH0430062B2 (ja) | ||
| JPS592058B2 (ja) | 記憶装置 | |
| JP2978008B2 (ja) | メモリ管理方式 | |
| JPS62168497A (ja) | 交換処理プログラムにおけるデ−タベ−ス処理方式 | |
| JPS62120542A (ja) | 情報処理装置 | |
| JPS6218932B2 (ja) | ||
| JPS6074076A (ja) | プロセツサ共通化方式 | |
| JPH04115335A (ja) | メモリアドレス変換方式 | |
| JPH03256147A (ja) | 拡張記憶装置アクセス方法およびそれを利用した拡張記憶用アドレス変換装置 |