JPS6120334A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6120334A JPS6120334A JP59140580A JP14058084A JPS6120334A JP S6120334 A JPS6120334 A JP S6120334A JP 59140580 A JP59140580 A JP 59140580A JP 14058084 A JP14058084 A JP 14058084A JP S6120334 A JPS6120334 A JP S6120334A
- Authority
- JP
- Japan
- Prior art keywords
- photoresist
- positive
- aperture
- insulating film
- aperture window
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
Landscapes
- Drying Of Semiconductors (AREA)
- Weting (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
この発明は半導体装置の製造方法に係り、特に絶縁膜の
開孔方法に関する。
開孔方法に関する。
（従来の技術）
半導体装置においては、導体層間の接続のために、絶縁
膜に開孔部を形成することが行われている。その開孔部
の形成方法の従来例を第２図を参照して説明する。第２
図（ａ）は、半導体基板上にＭＯＳ）ランジスタを形成
した後、層間絶縁膜を形成した図で、１１は半導体基板
、１２は拡散層、１３はｒ−上電極、１４は熱酸化膜、
１５は層間絶縁膜である。この層間絶縁膜１５に開孔部
を形成する場合は、まず、この層間絶縁膜１５上に、所
望の位置において開孔窓１６を有するホトレジストパタ
ーンエフを第２図（ｂ）に示すように形成した後、同第
２図（ｂ）に示すようにこのホトレジストパターン１７
をマスクとして層間絶縁膜１５をドライエツチングする
ことにより、この層間絶縁膜１５に、開孔窓１６の位置
でこれと同一寸法に取り敢えず垂直の開孔部１８を形成
する。その後、ホトレジストパターン１７を剥離する。
膜に開孔部を形成することが行われている。その開孔部
の形成方法の従来例を第２図を参照して説明する。第２
図（ａ）は、半導体基板上にＭＯＳ）ランジスタを形成
した後、層間絶縁膜を形成した図で、１１は半導体基板
、１２は拡散層、１３はｒ−上電極、１４は熱酸化膜、
１５は層間絶縁膜である。この層間絶縁膜１５に開孔部
を形成する場合は、まず、この層間絶縁膜１５上に、所
望の位置において開孔窓１６を有するホトレジストパタ
ーンエフを第２図（ｂ）に示すように形成した後、同第
２図（ｂ）に示すようにこのホトレジストパターン１７
をマスクとして層間絶縁膜１５をドライエツチングする
ことにより、この層間絶縁膜１５に、開孔窓１６の位置
でこれと同一寸法に取り敢えず垂直の開孔部１８を形成
する。その後、ホトレジストパターン１７を剥離する。
そして、ホトレジストパターン１７がない状態で全面ウ
ェットエツチング処理を施すことにより、第２図（ｅ）
Ｋ示すように、開孔部１８部分の熱酸化膜１４を除去す
ると同時Ｋ、開孔部１８をテーパ状とする。
ェットエツチング処理を施すことにより、第２図（ｅ）
Ｋ示すように、開孔部１８部分の熱酸化膜１４を除去す
ると同時Ｋ、開孔部１８をテーパ状とする。
また、この全面ウェットエツチング処理によυ、層間絶
縁膜１５の段走部は斜面１９となる。しかる後、開孔部
１８を含む層間絶縁膜１５上には、第２図（ｄ）に示す
ように配線金属層２０が形成され、その後この配線金属
層２０が図示しないがバターニングされる。
縁膜１５の段走部は斜面１９となる。しかる後、開孔部
１８を含む層間絶縁膜１５上には、第２図（ｄ）に示す
ように配線金属層２０が形成され、その後この配線金属
層２０が図示しないがバターニングされる。
（発明が解決しようとする問題点）
しかるに、このような従来の方法では、層間耐圧が低下
したりば化膜容量が増加する問題、さらには層間ショー
トを引き起こす欠点があった。すなわち、上記従来方法
では、層間絶縁膜１５の角部のエツチングレートが速い
ことを利用して全面ウェットエツチング処理によシ開孔
部１８にテーパをつけるのであるが、この全面ウェット
エツチング処理によシ層間絶ｍ膜１５の膜匣り、あるい
は局所的にピンホールが形成されることがあるので、層
間耐圧の低下および酸化膜容量の増大が生じたり、層間
ショートを引き起こす。なお、角部のエツチングレート
が速いことを利用するので、ホトレジストパターン１７
をつけた一Ｅｔａ（第２図（ｂ）の状態）でエツチング
を行い熱酸化膜１４を除去し、同時に開孔部１８をテー
パ状にしようとしても、テーパなつけることは困難であ
る。
したりば化膜容量が増加する問題、さらには層間ショー
トを引き起こす欠点があった。すなわち、上記従来方法
では、層間絶縁膜１５の角部のエツチングレートが速い
ことを利用して全面ウェットエツチング処理によシ開孔
部１８にテーパをつけるのであるが、この全面ウェット
エツチング処理によシ層間絶ｍ膜１５の膜匣り、あるい
は局所的にピンホールが形成されることがあるので、層
間耐圧の低下および酸化膜容量の増大が生じたり、層間
ショートを引き起こす。なお、角部のエツチングレート
が速いことを利用するので、ホトレジストパターン１７
をつけた一Ｅｔａ（第２図（ｂ）の状態）でエツチング
を行い熱酸化膜１４を除去し、同時に開孔部１８をテー
パ状にしようとしても、テーパなつけることは困難であ
る。
（間組点を解決するための手段）
そこで、この発明では、ポジ型ホトレジストが未感光状
態でも、その現像液にわずかに溶解する性質を利用して
、ホトレジストの開孔窓な広けることにより、他部にホ
トレジストを残した状態で絶縁膜の開孔部をテーパ状に
加工できるようにする。
態でも、その現像液にわずかに溶解する性質を利用して
、ホトレジストの開孔窓な広けることにより、他部にホ
トレジストを残した状態で絶縁膜の開孔部をテーパ状に
加工できるようにする。
（作用）
この方法によればｑ開孔部以外にホトレジストが残った
状態で、絶縁膜の開孔部のテーパ状加工が行われるので
、絶縁膜の膜減ル、あるいは絶縁膜に局所的にピンホー
ルが形成されることがなくなる。
状態で、絶縁膜の開孔部のテーパ状加工が行われるので
、絶縁膜の膜減ル、あるいは絶縁膜に局所的にピンホー
ルが形成されることがなくなる。
（実施例）
第１図はこの発明の一実施例を示す。以下、この一実施
例について説明する。
例について説明する。
第１図（ａ） において、２１は半導体基板、２２はそ
の上の絶縁膜であ）、まずこの絶縁膜２２上にポジ型の
第１のホトレジスト２３．ネガ型の第２のホトレジスト
２４およびポジ型の第３のホトレジスト２５を順次菫布
する。そして、ポジ型の第３のホトレジスト２５の一部
に、周知のホトリソ技術によシ所望の開孔窓２６を形成
する。々お、第１および第２のホトレジスト２ａ、２＋
はｉ厚３０００λ程度、第３のホトレジスト２５は膜厚
をａｏｏｏＡ程度とする。このようなホトレジスト族厚
にすることにより、以下の工程によって良好な開孔形状
を得ることができる。
の上の絶縁膜であ）、まずこの絶縁膜２２上にポジ型の
第１のホトレジスト２３．ネガ型の第２のホトレジスト
２４およびポジ型の第３のホトレジスト２５を順次菫布
する。そして、ポジ型の第３のホトレジスト２５の一部
に、周知のホトリソ技術によシ所望の開孔窓２６を形成
する。々お、第１および第２のホトレジスト２ａ、２＋
はｉ厚３０００λ程度、第３のホトレジスト２５は膜厚
をａｏｏｏＡ程度とする。このようなホトレジスト族厚
にすることにより、以下の工程によって良好な開孔形状
を得ることができる。
次に、第１図（ｂ）に示すように、ホトレジストの方向
性ドライエツチング２７を施すことにより、ネガ型の第
２のホトレジスト２４およびポジ型ノ第１のホトレジス
ト２３に、ポジ型の第３のホトレジスト２５の開孔窓２
６の位置で同一形状に開孔窓２８を形成する。この時、
ポジ型の第３のホトレジスト２５＃２除去されても問題
がない（この実施例ではすべて除去されている）が、残
存する第１のホトレジスト２３の熱変化をできるだけ蒋
けるようにすることが望ましい。そのため、例えば少な
くとも第１のホトレジスト２３に耐熱レノストを用ノい
るが、冷却しながらドライエツチングを行うもので、こ
れによりポジ型の第１のホトレジスト２３の熱変化を防
ぐことによル、後のポジ型現像液による溶解性をもたせ
ておく。
性ドライエツチング２７を施すことにより、ネガ型の第
２のホトレジスト２４およびポジ型ノ第１のホトレジス
ト２３に、ポジ型の第３のホトレジスト２５の開孔窓２
６の位置で同一形状に開孔窓２８を形成する。この時、
ポジ型の第３のホトレジスト２５＃２除去されても問題
がない（この実施例ではすべて除去されている）が、残
存する第１のホトレジスト２３の熱変化をできるだけ蒋
けるようにすることが望ましい。そのため、例えば少な
くとも第１のホトレジスト２３に耐熱レノストを用ノい
るが、冷却しながらドライエツチングを行うもので、こ
れによりポジ型の第１のホトレジスト２３の熱変化を防
ぐことによル、後のポジ型現像液による溶解性をもたせ
ておく。
次Ｋ、第１図（ｅ）に示すように、残存するホトレジス
ト２４．２３をマスクとし゛Ｃ絶縁膜２２の方向性ドラ
イエツチング２９を施すことにょシ、この絶縁膜２２に
前記開孔窓２８に対応して垂直の開孔部３０を形成する
。
ト２４．２３をマスクとし゛Ｃ絶縁膜２２の方向性ドラ
イエツチング２９を施すことにょシ、この絶縁膜２２に
前記開孔窓２８に対応して垂直の開孔部３０を形成する
。
その後、ポジ型現像液に浸漬することで、あるいは基板
側を同転させなからポジ壓現像液を振シ掛ける（これを
スピン状像という）ことで、開孔窓２８周囲のポジ型の
第１のホトレジスト２３を若干ｉ、溶解させることによ
り、この第１のホトレジスト２３部分の前記開孔窓２８
を第１図（ｄ） Ｋ示すように広ける。すなわち、ポジ
屋ホトレジストは、通常、感光部が現像液により除去さ
れるのであるが、木感光状態でも、レヅストの熱誕化を
防いであると、現像液によって溶解される。そして、こ
の性質を々り用して、ポジ型の第１のホトレジスト２３
ｈμ 孔部３０上端ＶＣおける絶縁膜２２の角部が、他の上に
第１のホトレジスト２３を残した状態で露出する。
側を同転させなからポジ壓現像液を振シ掛ける（これを
スピン状像という）ことで、開孔窓２８周囲のポジ型の
第１のホトレジスト２３を若干ｉ、溶解させることによ
り、この第１のホトレジスト２３部分の前記開孔窓２８
を第１図（ｄ） Ｋ示すように広ける。すなわち、ポジ
屋ホトレジストは、通常、感光部が現像液により除去さ
れるのであるが、木感光状態でも、レヅストの熱誕化を
防いであると、現像液によって溶解される。そして、こ
の性質を々り用して、ポジ型の第１のホトレジスト２３
ｈμ 孔部３０上端ＶＣおける絶縁膜２２の角部が、他の上に
第１のホトレジスト２３を残した状態で露出する。
そこで、最後に、絶縁膜２２の露出角部を弗酸緩衝液な
どＫよるウェットエツチングで除去することにより、開
孔部３０を第１図（６）に示すようにテーパ状に加工す
る。この後は図示しないが、公知の手段で配線等をして
半導体装置を完成させる。
どＫよるウェットエツチングで除去することにより、開
孔部３０を第１図（６）に示すようにテーパ状に加工す
る。この後は図示しないが、公知の手段で配線等をして
半導体装置を完成させる。
（発明の効果）
以上詳述したように、この発明の方法Ｖこよれば、ボヅ
型ホトレジストが未感光状態でも、その現像液にわずか
に溶解する性質を利用して、ホトレジストの開孔窓を広
げることによシ、開孔部以外にホトレジストが残った状
態で、絶縁膜の開孔部のテーパ加工を行い得る。よって
、全面ウェットエツチング処理による併置、すなわち絶
縁膜の膜秋り、およびピンホールの発生を防止できるも
ので、これにより層間耐圧の低下、酸化膜容量の増大お
よび層間ショートの発生を防止できる。
型ホトレジストが未感光状態でも、その現像液にわずか
に溶解する性質を利用して、ホトレジストの開孔窓を広
げることによシ、開孔部以外にホトレジストが残った状
態で、絶縁膜の開孔部のテーパ加工を行い得る。よって
、全面ウェットエツチング処理による併置、すなわち絶
縁膜の膜秋り、およびピンホールの発生を防止できるも
ので、これにより層間耐圧の低下、酸化膜容量の増大お
よび層間ショートの発生を防止できる。
また、この発明によれば、絶縁膜に垂直の開孔部を形成
する際の小開孔窓と、前記開孔部をテーパ状とする際の
大開孔窓とを３層のホトレジストの組合わせで形成して
おり、このような開孔窓な形成するためにポリシリコン
や限化朕ゆるいはメタルなどを必要としないので、工程
が容易にな少工数も削減できる。
する際の小開孔窓と、前記開孔部をテーパ状とする際の
大開孔窓とを３層のホトレジストの組合わせで形成して
おり、このような開孔窓な形成するためにポリシリコン
や限化朕ゆるいはメタルなどを必要としないので、工程
が容易にな少工数も削減できる。
さらに、開孔窓の拡張（大開孔窓の形成）を、未感光状
態のホソ型ホトレジストかそ０１ｍ液に若干量溶解する
ことを利用して行っているので、開孔窓の拡張を高精度
に制御できる。
態のホソ型ホトレジストかそ０１ｍ液に若干量溶解する
ことを利用して行っているので、開孔窓の拡張を高精度
に制御できる。
第１図はこの発明の半導体装置の装造方法の一実施例を
示す断面図、第２図は絶縁膜に開孔部を形成する従来の
方法を示す断面図である。 ２１・・・半導体基板、２２・・・絶縁膜、２３・・・
ポジ型の第１のホトレジスト、２４・・・ネガ型の第２
のホトレジスト、２５・・・ポジ型の第３のホトレジス
ト、２６・・・開孔窓、２７・・方向性ドライエツチン
グ、２８・・開孔窓、２９・・方向性ドライエツチング
、３０・・・開孔部。
示す断面図、第２図は絶縁膜に開孔部を形成する従来の
方法を示す断面図である。 ２１・・・半導体基板、２２・・・絶縁膜、２３・・・
ポジ型の第１のホトレジスト、２４・・・ネガ型の第２
のホトレジスト、２５・・・ポジ型の第３のホトレジス
ト、２６・・・開孔窓、２７・・方向性ドライエツチン
グ、２８・・開孔窓、２９・・方向性ドライエツチング
、３０・・・開孔部。
Claims (1)
- 半導体基板上の絶縁膜上にポジ型の第１のホトレジス
ト、ネガ型の第２のホトレジストおよびポジ型の第３の
ホトレジストを順次塗布し、ポジ型の第３のホトレジス
トに所望の開孔窓を形成する工程と、この工程の後にホ
トレジストの方向性エッチングを施すことにより、ネガ
型の第２のホトレジストおよびポジ型の第１のホトレジ
ストに、ポジ型の第３のホトレジストの開孔窓位置で同
一形状に開孔窓を形成する工程と、その後、前記ホトレ
ジストをマスクとして前記絶縁膜を方向性ドライエッチ
ングすることにより、絶縁膜に前記開孔窓に対応して開
孔部を形成する工程と、その後、ポジ型現像液によつて
、開孔窓周囲の第１のホトレジストを溶解させることに
より、ポジ型の第１のホトレジストの開孔窓を広げる工
程と、この工程による開孔窓の広がりにより露出した絶
縁膜の角部をエッチング除去することにより、前記絶縁
膜の開孔部をテーパ状に形成する工程とを具備してなる
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59140580A JPS6120334A (ja) | 1984-07-09 | 1984-07-09 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59140580A JPS6120334A (ja) | 1984-07-09 | 1984-07-09 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6120334A true JPS6120334A (ja) | 1986-01-29 |
Family
ID=15271995
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59140580A Pending JPS6120334A (ja) | 1984-07-09 | 1984-07-09 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6120334A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6366939A (ja) * | 1986-03-11 | 1988-03-25 | テキサス インスツルメンツ インコ−ポレイテツド | 集積回路の製法 |
| JPH024450A (ja) * | 1988-06-21 | 1990-01-09 | Nippon Shokubai Kagaku Kogyo Co Ltd | 触媒再生方法 |
| US5722162A (en) * | 1995-10-12 | 1998-03-03 | Fujitsu Limited | Fabrication procedure for a stable post |
| US7134943B2 (en) | 2003-09-11 | 2006-11-14 | Disco Corporation | Wafer processing method |
| DE102004012012B4 (de) * | 2003-03-11 | 2013-06-13 | Disco Corp. | Verfahren zum Teilen eines Halbleiterwafers |
-
1984
- 1984-07-09 JP JP59140580A patent/JPS6120334A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6366939A (ja) * | 1986-03-11 | 1988-03-25 | テキサス インスツルメンツ インコ−ポレイテツド | 集積回路の製法 |
| JPH024450A (ja) * | 1988-06-21 | 1990-01-09 | Nippon Shokubai Kagaku Kogyo Co Ltd | 触媒再生方法 |
| US5722162A (en) * | 1995-10-12 | 1998-03-03 | Fujitsu Limited | Fabrication procedure for a stable post |
| US5930890A (en) * | 1995-10-12 | 1999-08-03 | Fujitsu Limited | Structure and fabrication procedure for a stable post |
| DE102004012012B4 (de) * | 2003-03-11 | 2013-06-13 | Disco Corp. | Verfahren zum Teilen eines Halbleiterwafers |
| US7134943B2 (en) | 2003-09-11 | 2006-11-14 | Disco Corporation | Wafer processing method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100359780B1 (ko) | 반도체 소자의 제조방법 | |
| US3518084A (en) | Method for etching an opening in an insulating layer without forming pinholes therein | |
| KR960000366B1 (ko) | 반도체 장치의 콘택 형성방법 | |
| KR100348298B1 (ko) | 반도체소자의 커패시터 제조방법 | |
| JPS6331121A (ja) | 半導体装置の製造方法 | |
| KR100218338B1 (ko) | 실린더형 캐패시터 제조방법 | |
| KR100372657B1 (ko) | 반도체소자의콘택형성방법 | |
| KR100348297B1 (ko) | 반도체소자의 커패시터 제조방법 | |
| KR100256241B1 (ko) | 반도체장치의 경사면을 갖는 콘택홀 형성방법 | |
| KR950000090B1 (ko) | 반도체장치의 제조방법 | |
| KR100192548B1 (ko) | 캐패시터 제조방법 | |
| JPH03127827A (ja) | 半導体装置の製造法 | |
| JP2811724B2 (ja) | エッチング方法 | |
| JPS6325716B2 (ja) | ||
| KR0137566B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR960003758B1 (ko) | 반도체 소자의 수직 스토리지 노드 형성 방법 | |
| KR0130200B1 (ko) | 반도체 소자 제조방법 | |
| KR100203296B1 (ko) | 모스 트랜지스터 제조 방법 | |
| JP2841417B2 (ja) | マスクの形成方法 | |
| JPS62250674A (ja) | 半導体装置の製造方法 | |
| JPS6130031A (ja) | 半導体装置の製造方法 | |
| JPH0444250A (ja) | 半導体装置の製造方法 | |
| JPS62137831A (ja) | 半導体装置の製造方法 | |
| JPH0348424A (ja) | 半導体装置の製造方法 | |
| JPS59155126A (ja) | 半導体装置の製造方法 |