JPS61203672A - 電極の形成方法 - Google Patents
電極の形成方法Info
- Publication number
- JPS61203672A JPS61203672A JP60043665A JP4366585A JPS61203672A JP S61203672 A JPS61203672 A JP S61203672A JP 60043665 A JP60043665 A JP 60043665A JP 4366585 A JP4366585 A JP 4366585A JP S61203672 A JPS61203672 A JP S61203672A
- Authority
- JP
- Japan
- Prior art keywords
- tungsten nitride
- substrate
- nitride film
- tungsten
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
- H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
- H10D30/6738—Schottky barrier electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/674—Thin-film transistors [TFT] characterised by the active materials
- H10D30/675—Group III-V materials, Group II-VI materials, Group IV-VI materials, selenium or tellurium
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
- H10D64/64—Electrodes comprising a Schottky barrier to a semiconductor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
Landscapes
- Junction Field-Effect Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はｍ−ｖ族化合物半導体に対するショットキー
電極構造の形成方法に関する。
電極構造の形成方法に関する。
ｍ−ｖ族化合物半導体、とりわけ砒化ガリウムは超高速
集積回路を構成する素子用材料として注目されている。
集積回路を構成する素子用材料として注目されている。
近年、砒化ガリウム集積回路実現−のために砒化ガリウ
ムと耐熱性ショットキーゲートより構成されるセルファ
ライン型ＦＥＴが注目されている（応用物理５３巻１号
１９８４年３４ページ）。セルファライン型ＦＥＴは
、ゲート電極をマスクに、動作層と同−電導型を有する
不純物をイオン注入し、高温アニールによる注入不純物
の電気的活性化を経て、導電層をゲート電極とソース−
ドレイン電極間に設ける事により、各電極間の寄生抵抗
の低減を意図したものである。
ムと耐熱性ショットキーゲートより構成されるセルファ
ライン型ＦＥＴが注目されている（応用物理５３巻１号
１９８４年３４ページ）。セルファライン型ＦＥＴは
、ゲート電極をマスクに、動作層と同−電導型を有する
不純物をイオン注入し、高温アニールによる注入不純物
の電気的活性化を経て、導電層をゲート電極とソース−
ドレイン電極間に設ける事により、各電極間の寄生抵抗
の低減を意図したものである。
このためにはイオン注入後の熱処理に対して耐熱性を持
ったゲート材料が必要であり、高融点金属窒化膜が注目
されている〔特願昭５７−１８６６９号（特開昭５８−
１３５６８０号）ｒＷ、Ｍｏ。
ったゲート材料が必要であり、高融点金属窒化膜が注目
されている〔特願昭５７−１８６６９号（特開昭５８−
１３５６８０号）ｒＷ、Ｍｏ。
Ｔｉ、Ｔａのいずれかの窒化物からなるゲート電極」〕
。
。
例えば窒化タングステンについては応用物理学会予稿簗
（野崎他昭和５８年秋季応用物理学会予稿集Ｐ５４８）
の中で、反応性スパッタリングにおいて、放電気体中の
窒素分率を変化させる事によりＷ２Ｎを組成として有す
る窒化タングステンを形成させ、これをゲート材料とし
て用いると、８００℃、２０分間の高温熱処理後も良好
なショソトキー特性を示す事が述べられている。しかし
、上記窒化タングステンをＸ線回折により測定した結果
、Ｗ２Ｎの回折ピークに加えてタングステン単体の微弱
なピークが依然としてみられる。
（野崎他昭和５８年秋季応用物理学会予稿集Ｐ５４８）
の中で、反応性スパッタリングにおいて、放電気体中の
窒素分率を変化させる事によりＷ２Ｎを組成として有す
る窒化タングステンを形成させ、これをゲート材料とし
て用いると、８００℃、２０分間の高温熱処理後も良好
なショソトキー特性を示す事が述べられている。しかし
、上記窒化タングステンをＸ線回折により測定した結果
、Ｗ２Ｎの回折ピークに加えてタングステン単体の微弱
なピークが依然としてみられる。
第２図（ａ）及び（ｂ）に、各種窒化タングステンのＸ
線回折の測定結果を示した。放電気体中の窒素分率を７
％で作製した窒化タングステン膜を第２図（ａ）に、２
０％で作製した窒化タングステン膜を第２図（ｂ）に示
した。第２図（ａ）ではＷ （１１０）面に由来するピ
ークがみられるが、第２図（ｂ）では、Ｗ （１１０）
面のピークは微弱になり、代ってＷ２ Ｎ （１００）
、 （２００）面に起因するピークが明らかに出現し
ている事がわかる。
線回折の測定結果を示した。放電気体中の窒素分率を７
％で作製した窒化タングステン膜を第２図（ａ）に、２
０％で作製した窒化タングステン膜を第２図（ｂ）に示
した。第２図（ａ）ではＷ （１１０）面に由来するピ
ークがみられるが、第２図（ｂ）では、Ｗ （１１０）
面のピークは微弱になり、代ってＷ２ Ｎ （１００）
、 （２００）面に起因するピークが明らかに出現し
ている事がわかる。
第２図（ａ）および（ｂ）の結果より、放電気体中の窒
素分率を増大させる事によりＷ２Ｎ相が出現し、Ｗ相と
混合した組成が得られる事がわかる。しかし、タングス
テン単体と砒化ガリウムとは反応性を有するため、窒化
タングステンの膜中に単体タングステンが残存する事は
、ショットキー特性の耐熱性の点から考えて好ましくな
い。１００％のＷ２ Ｎより成る窒化タングステン膜を
得るためには、放電気体中の窒素分率を増大させる必要
がある。しかし、窒素分率を例えば３０％以上に増大さ
せると、窒化タングステン膜中の膜応力が急激に増大し
、砒化ガリウム基板上より窒化タングステン膜の剥離が
生ずる。種々の窒素分率で作製された窒化タングステン
膜に発生する応力を光干渉法により評価すると、窒素分
率の増大により窒化タングステン膜中の応力は増大する
傾向がみられ、窒素分率２０％で作製された試料では１
０１０ｄｙｎ／ｃｍ２台の圧縮応力が測定された。
素分率を増大させる事によりＷ２Ｎ相が出現し、Ｗ相と
混合した組成が得られる事がわかる。しかし、タングス
テン単体と砒化ガリウムとは反応性を有するため、窒化
タングステンの膜中に単体タングステンが残存する事は
、ショットキー特性の耐熱性の点から考えて好ましくな
い。１００％のＷ２ Ｎより成る窒化タングステン膜を
得るためには、放電気体中の窒素分率を増大させる必要
がある。しかし、窒素分率を例えば３０％以上に増大さ
せると、窒化タングステン膜中の膜応力が急激に増大し
、砒化ガリウム基板上より窒化タングステン膜の剥離が
生ずる。種々の窒素分率で作製された窒化タングステン
膜に発生する応力を光干渉法により評価すると、窒素分
率の増大により窒化タングステン膜中の応力は増大する
傾向がみられ、窒素分率２０％で作製された試料では１
０１０ｄｙｎ／ｃｍ２台の圧縮応力が測定された。
以上の点から、組成１００％のＷ２ Ｎより成る窒化タ
ングステンを実用に耐える強度でＧａＡｓ上に形成させ
る事は難しい。そこで、従来は単体タングステンとＷ２
Ｎ相の混合相より成る窒化タングステン膜をショット
キー電極として用いていた。この為、このような窒化タ
ングステン膜と砒化ガリウムより構成されるショットキ
ー１の特性はナルミニラムショットキーに匹敵する値を
示す場合があるが再現性の点で未だ充分とは言えない。
ングステンを実用に耐える強度でＧａＡｓ上に形成させ
る事は難しい。そこで、従来は単体タングステンとＷ２
Ｎ相の混合相より成る窒化タングステン膜をショット
キー電極として用いていた。この為、このような窒化タ
ングステン膜と砒化ガリウムより構成されるショットキ
ー１の特性はナルミニラムショットキーに匹敵する値を
示す場合があるが再現性の点で未だ充分とは言えない。
これを、実際のデータに基づいて説明する。
周知のようにショットキー接合の電流■と印加電圧Ｖの
関係式は、 １ｏＣｅｘｐ （ｅ Ｖ／ｎ ｋＴ） と書ける。但しｋはポルツマン定数、Ｔは絶対温度、ｅ
は単位電荷で、ｎは理想値〔ジー（Ｓ、Ｍ、５ｚｅ）著
、フィジクスオブセミコンダクターデバイス（Ｐｈｙｓ
ｉｃｓ ｏｆ Ｓｅｍ１ｃｏｎｄｕｃｔｏｒ Ｄｅｖｉ
ｃｅｓ） 、２版２６４ページ、ジョン・ワイリーアン
ドサンズ（ＪＯＩＮ ＷＩＬＥＹ＆５ＯＮＳ）出版〕で
ある。理想的ショットキー接合では前記した式で定義さ
れるｎが１を示す事が初等的な拡散理論より知られてい
る。表１に従来の製造方法により作製された窒化タング
ステン膜と砒化ガリウム基板より構成されるショットキ
ー接合の８００℃、２０分間の熱処理後のｎ値及び逆方
向耐圧を示す。
関係式は、 １ｏＣｅｘｐ （ｅ Ｖ／ｎ ｋＴ） と書ける。但しｋはポルツマン定数、Ｔは絶対温度、ｅ
は単位電荷で、ｎは理想値〔ジー（Ｓ、Ｍ、５ｚｅ）著
、フィジクスオブセミコンダクターデバイス（Ｐｈｙｓ
ｉｃｓ ｏｆ Ｓｅｍ１ｃｏｎｄｕｃｔｏｒ Ｄｅｖｉ
ｃｅｓ） 、２版２６４ページ、ジョン・ワイリーアン
ドサンズ（ＪＯＩＮ ＷＩＬＥＹ＆５ＯＮＳ）出版〕で
ある。理想的ショットキー接合では前記した式で定義さ
れるｎが１を示す事が初等的な拡散理論より知られてい
る。表１に従来の製造方法により作製された窒化タング
ステン膜と砒化ガリウム基板より構成されるショットキ
ー接合の８００℃、２０分間の熱処理後のｎ値及び逆方
向耐圧を示す。
表１
ｎ値と逆方向耐圧は、窒化タングステン膜をショットキ
ー電極とするショットキーダイオード１０個についてＩ
−■特性を測定し求めた。また参考データとしてアルミ
ニウムショットキーダイオードを測定した値も示した。
ー電極とするショットキーダイオード１０個についてＩ
−■特性を測定し求めた。また参考データとしてアルミ
ニウムショットキーダイオードを測定した値も示した。
測定された１０個のショットキーダイオードの特性の平
均値は各々ｎ値が１．０９１．逆方向耐圧が１．８Ｖで
アルミニウムショットキーの特性に匹敵する値を示すが
、ｎ値は１．０５〜１．２１の範囲に、逆方向耐圧は１
．５〜１．９■の範囲に各々ばらつく事がわかる。
均値は各々ｎ値が１．０９１．逆方向耐圧が１．８Ｖで
アルミニウムショットキーの特性に匹敵する値を示すが
、ｎ値は１．０５〜１．２１の範囲に、逆方向耐圧は１
．５〜１．９■の範囲に各々ばらつく事がわかる。
すなわちＷ２ Ｎを組成として有する窒化タングステン
によるショットキー障壁は耐熱性が良好でセルファライ
ン型電界効果トランジスタの電極材料として有望ではあ
るものの、１００％のＷ２ Ｎより成る窒化タングステ
ンが得られておらず、窒化タングステン膜中に残存する
単体タングステンは耐熱性を低下させるという欠点があ
る。
によるショットキー障壁は耐熱性が良好でセルファライ
ン型電界効果トランジスタの電極材料として有望ではあ
るものの、１００％のＷ２ Ｎより成る窒化タングステ
ンが得られておらず、窒化タングステン膜中に残存する
単体タングステンは耐熱性を低下させるという欠点があ
る。
本発明の目的は前記従来の欠点を解決し、高融点金属窒
化膜とｍ−ｖ族化合物半導体との界面の耐熱性がより良
好な電極構造の形成方法を提供する事にある。
化膜とｍ−ｖ族化合物半導体との界面の耐熱性がより良
好な電極構造の形成方法を提供する事にある。
本発明の電極の製造方法は、ｍ−ｖ族化合物半導体表面
に、高融点金属をターゲットとして用い放電ガス中に窒
素ガスを混入させる反応性スパッタにより高融点金属窒
化物を形成させる方法において、スパッタ中の基板温度
を２段階に変える事を特徴としている。
に、高融点金属をターゲットとして用い放電ガス中に窒
素ガスを混入させる反応性スパッタにより高融点金属窒
化物を形成させる方法において、スパッタ中の基板温度
を２段階に変える事を特徴としている。
以下、この発明を実施例に基づき詳細に説明する。
第１図は本発明の一実施例を説明するための図であり、
ショットキー電極を有するダイオードの各製造工程にお
ける断面図である。
ショットキー電極を有するダイオードの各製造工程にお
ける断面図である。
本実施例では、まず、３ ｘ Ｉ ９１７０ｍ−３の電
子濃度を有するＳｔドープ砒化ガリウム基板１ 〔第１
図（ａ）〕を過酸化水素、硫酸、水のｌ：３：１の混合
溶液（液温７５℃）中で６０秒間エツチングした後５分
間水洗した。さらに塩酸に１分間浸漬し再び１０秒間水
洗した後窒素ブローした。
子濃度を有するＳｔドープ砒化ガリウム基板１ 〔第１
図（ａ）〕を過酸化水素、硫酸、水のｌ：３：１の混合
溶液（液温７５℃）中で６０秒間エツチングした後５分
間水洗した。さらに塩酸に１分間浸漬し再び１０秒間水
洗した後窒素ブローした。
この後、基板ｌをスパッタ装置内に導入し、装置内を１
０ ’ ｔｏｒｒまで排気した。基板温度を２００℃に
昇温した後、装置内にアルゴン及び窒素の混合気体を５
Ｘ １０−３ｔｏｒｒの圧力まで導入した。
０ ’ ｔｏｒｒまで排気した。基板温度を２００℃に
昇温した後、装置内にアルゴン及び窒素の混合気体を５
Ｘ １０−３ｔｏｒｒの圧力まで導入した。
このとき窒素分率は３０％にした。上記混合雰囲気中で
タングステンターゲットをスパッタリングする事により
組成として１００％のＷ２ Ｎ相を有する窒化タングス
テン薄膜２を厚さ１００人に形成させた〔第２図（ｂ）
〕。次いで、基板温度を４００〜５００℃に昇温し、再
びスパッタリングを行い１０００人厚の窒化タングステ
ン膜３を形成させた〔第２図（Ｃ）〕。
タングステンターゲットをスパッタリングする事により
組成として１００％のＷ２ Ｎ相を有する窒化タングス
テン薄膜２を厚さ１００人に形成させた〔第２図（ｂ）
〕。次いで、基板温度を４００〜５００℃に昇温し、再
びスパッタリングを行い１０００人厚の窒化タングステ
ン膜３を形成させた〔第２図（Ｃ）〕。
以上のスパッタリングに際して、使用した装置は高周波
マグネトロンスパッタ装置であり、パワー６００Ｗで行
った。
マグネトロンスパッタ装置であり、パワー６００Ｗで行
った。
パターン化したレジスト４〔第１図（ｄ）〕をマスクに
窒化タングステン薄膜２及び窒化タングステン膜３を直
径４００μｍの円形パターンで残るようにＳＦ、ガスを
用いた反応性イオンエツチングにより成形した〔第１図
（ｅ）〕。
窒化タングステン薄膜２及び窒化タングステン膜３を直
径４００μｍの円形パターンで残るようにＳＦ、ガスを
用いた反応性イオンエツチングにより成形した〔第１図
（ｅ）〕。
レジスト４の除去後、試料全面に熱処理保護膜として厚
さ３００人の窒化シリコン膜５を堆積し８００℃で２０
分間、窒素雰囲気下で熱処理を施した〔第１図（ｆ）〕
。
さ３００人の窒化シリコン膜５を堆積し８００℃で２０
分間、窒素雰囲気下で熱処理を施した〔第１図（ｆ）〕
。
砒化ガリウム基板１とのオーミック電橋６の形成は次の
手順で行った。基板裏面に金（Ａｕ）。
手順で行った。基板裏面に金（Ａｕ）。
ゲルマニウム（Ｇｅ）及びニッケル（Ｎｉ）を３着し４
００℃で２分間、水素雰囲気下でアロイ処理を施した〔
第１図（ｇ）〕。
００℃で２分間、水素雰囲気下でアロイ処理を施した〔
第１図（ｇ）〕。
以上の工程の後窒化シリコン膜５を除去し、窒化タング
ステン薄膜２及び窒化タングステン膜３をショットキー
電極とするダイオードを製造した〔第１図（ｈ）〕。
ステン薄膜２及び窒化タングステン膜３をショットキー
電極とするダイオードを製造した〔第１図（ｈ）〕。
以上の実施例のように基板温度を変えて窒化タングステ
ン膜を形成させる方法をとる事により、Ｗ２Ｎ１００％
の組成よりなる窒化タングステン膜２を砒化ガリウム基
板１上に安定に形成させる事ができる。以下にその理由
を説明する。スパッタリングにより形成される膜の内部
応力は基板温度に影響され、基板温度を上げる事により
緩和される（全原著、スパッタリング現象、１９６ペー
ジ、１９８４、東京大学出版会）。本実施例では、基板
温度２００℃で１００％のＷ２ Ｎ相より成る窒化タン
グステン薄膜２を形成させた後に、基板温度を４００℃
に上昇させ窒化タングステン膜３を形成させる。１００
％のＷ２ Ｎ相を組成として有する窒化タングステン薄
膜２は大きな圧縮応力を示すが、１００人という極めて
薄い膜である事からみかけの応力は小さくなり剥離する
までには至らない。その後に形成される窒化タングステ
ン膜３は高い基板温度で形成されるために、膜中の応力
は緩和される。その結果、砒化ガリウム基板上に剥離す
る事な（Ｗ２Ｎ相より成る窒化タングステン薄膜２が形
成可能となる。
ン膜を形成させる方法をとる事により、Ｗ２Ｎ１００％
の組成よりなる窒化タングステン膜２を砒化ガリウム基
板１上に安定に形成させる事ができる。以下にその理由
を説明する。スパッタリングにより形成される膜の内部
応力は基板温度に影響され、基板温度を上げる事により
緩和される（全原著、スパッタリング現象、１９６ペー
ジ、１９８４、東京大学出版会）。本実施例では、基板
温度２００℃で１００％のＷ２ Ｎ相より成る窒化タン
グステン薄膜２を形成させた後に、基板温度を４００℃
に上昇させ窒化タングステン膜３を形成させる。１００
％のＷ２ Ｎ相を組成として有する窒化タングステン薄
膜２は大きな圧縮応力を示すが、１００人という極めて
薄い膜である事からみかけの応力は小さくなり剥離する
までには至らない。その後に形成される窒化タングステ
ン膜３は高い基板温度で形成されるために、膜中の応力
は緩和される。その結果、砒化ガリウム基板上に剥離す
る事な（Ｗ２Ｎ相より成る窒化タングステン薄膜２が形
成可能となる。
また、本実施例により作製したショットキーダイオード
では、ｎ値は１．０５±０．０３が得られ、逆方向耐圧
は１．８±０．０５Ｖを示し、かつ８５０℃、３０分の
熱処理を行ってもショットキー特性は上記の値を示し、
熱安定性及び再現性は格段に向上した。
では、ｎ値は１．０５±０．０３が得られ、逆方向耐圧
は１．８±０．０５Ｖを示し、かつ８５０℃、３０分の
熱処理を行ってもショットキー特性は上記の値を示し、
熱安定性及び再現性は格段に向上した。
以上の実施例では砒化ガリウム基板を用い高融点金属窒
化物としてはタングステン窒化物の例を示した。しかし
、基板としては［ｎＰあるいは■ｎＣ；ａＡｓ等のｍ−
ｖ族化合物群に通用できるものであり、かつ高融点金属
としてはＭｏ、Ｔｉ。
化物としてはタングステン窒化物の例を示した。しかし
、基板としては［ｎＰあるいは■ｎＣ；ａＡｓ等のｍ−
ｖ族化合物群に通用できるものであり、かつ高融点金属
としてはＭｏ、Ｔｉ。
Ｔａなどの高融点金属群に対しても適用でき有効な事は
言うまでもない。
言うまでもない。
本発明による電極の形成方法によれば、ｍ−ｖ族化合物
半導体上にこの半導体と反応性の低い高融点金属窒化膜
を形成でき、熱的に安定で再現性の良好なショットキー
電極を実現できる効果を有する。
半導体上にこの半導体と反応性の低い高融点金属窒化膜
を形成でき、熱的に安定で再現性の良好なショットキー
電極を実現できる効果を有する。
第１図は本発明の一実施例を説明するための各製造工程
における断面を示す図、 第２図は従来の製造方法により作製された窒化タングス
テン膜のＸ線回折図である。 １・・・・・砒化ガリウム基板 ２・・・・・窒化タングステン薄膜 ３・・・・・窒化タングステン膜 ４・・・・・レジスト ５・・・・・窒化シリコン膜 ６・・・・・電極
における断面を示す図、 第２図は従来の製造方法により作製された窒化タングス
テン膜のＸ線回折図である。 １・・・・・砒化ガリウム基板 ２・・・・・窒化タングステン薄膜 ３・・・・・窒化タングステン膜 ４・・・・・レジスト ５・・・・・窒化シリコン膜 ６・・・・・電極
Claims (1)
- （１）III−Ｖ族化合物半導体表面に、高融点金属をタ
ーゲットとして用い放電ガス中に窒素ガスを混入させる
反応性スパッタにより高融点金属窒化物を形成させる方
法において、スパッタ中の基板温度を２段階に変える事
を特徴とする電極の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60043665A JPS61203672A (ja) | 1985-03-07 | 1985-03-07 | 電極の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60043665A JPS61203672A (ja) | 1985-03-07 | 1985-03-07 | 電極の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61203672A true JPS61203672A (ja) | 1986-09-09 |
Family
ID=12670144
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60043665A Pending JPS61203672A (ja) | 1985-03-07 | 1985-03-07 | 電極の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61203672A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7851831B2 (en) | 2007-04-03 | 2010-12-14 | Mitsubishi Electric Corporation | Transistor |
| JP2016225632A (ja) * | 2015-06-02 | 2016-12-28 | インフィネオン テクノロジーズ アクチエンゲゼルシャフトＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ ＡＧ | 複数の半導体ウェハ上に複数の半導体デバイスを形成する方法 |
-
1985
- 1985-03-07 JP JP60043665A patent/JPS61203672A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7851831B2 (en) | 2007-04-03 | 2010-12-14 | Mitsubishi Electric Corporation | Transistor |
| JP2016225632A (ja) * | 2015-06-02 | 2016-12-28 | インフィネオン テクノロジーズ アクチエンゲゼルシャフトＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ ＡＧ | 複数の半導体ウェハ上に複数の半導体デバイスを形成する方法 |
| US9859396B2 (en) | 2015-06-02 | 2018-01-02 | Infineon Technologies Ag | Methods for forming a plurality of semiconductor devices on a plurality of semiconductor wafers |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2509713B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
| JP3184320B2 (ja) | ダイヤモンド電界効果トランジスタ | |
| US4337476A (en) | Silicon rich refractory silicides as gate metal | |
| US4574298A (en) | III-V Compound semiconductor device | |
| JPS59210642A (ja) | 半導体装置の製造方法 | |
| US4301188A (en) | Process for producing contact to GaAs active region | |
| US3923975A (en) | Tantalum-gallium arsenide schottky barrier semiconductor device | |
| US4062103A (en) | Method for manufacturing a semiconductor device | |
| JPH02275624A (ja) | オーミック電極の製造方法 | |
| KR100238564B1 (ko) | 반도체 소자 제조 방법 | |
| EP0537351A1 (en) | Electronic device provided with metal fluoride film | |
| JPS61183961A (ja) | 電極の製造方法 | |
| JPS61203672A (ja) | 電極の形成方法 | |
| JPS62113421A (ja) | 半導体装置の製造方法 | |
| US3714520A (en) | High temperature low ohmic contact to silicon | |
| JPS6257255A (ja) | 化合物半導体装置の製造方法 | |
| JPS61154068A (ja) | 電極の製造方法 | |
| JPS61183960A (ja) | 半導体装置の製造方法 | |
| JPS6211793B2 (ja) | ||
| JPS61183959A (ja) | 半導体装置 | |
| JPH01166556A (ja) | ｎ型ＧａＡｓオーム性電極およびその形成方法 | |
| JPS61154070A (ja) | 電極形成法 | |
| JPS5873136A (ja) | 半導体デバイスの製造方法 | |
| JPS63299364A (ja) | 半導体装置の製造方法 | |
| JPS5860535A (ja) | 多層電極の製造方法 |