JPS63299364A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS63299364A JPS63299364A JP62135091A JP13509187A JPS63299364A JP S63299364 A JPS63299364 A JP S63299364A JP 62135091 A JP62135091 A JP 62135091A JP 13509187 A JP13509187 A JP 13509187A JP S63299364 A JPS63299364 A JP S63299364A
- Authority
- JP
- Japan
- Prior art keywords
- superconductive
- wiring
- point metal
- substrate
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、超伝導物質を配線材料として用いた半導体装
置の製造方法に関するものである。
置の製造方法に関するものである。
従来の技術
従来、半導体集積回路（ＩＣ）の配線材料としてｓｉを
基板として用いたＩＣでは主として、Ａ４ＧａＡｓを基
板として用いたＩＣでは、 Ｔｉ／Ｐｔ／Ａｕ等の金属
が用いられている。
基板として用いたＩＣでは主として、Ａ４ＧａＡｓを基
板として用いたＩＣでは、 Ｔｉ／Ｐｔ／Ａｕ等の金属
が用いられている。
発明が解決しようとする問題点
こうした従来のＩＣでは、集積規模が大きくなるにつれ
て、配線金属の抵抗、および、１層配線と２層配線の交
差部分に生じる眉間容量等のＣと抵抗のＲによる０１時
定数が大きく素子の性能を劣化させる要因となっている
〇 問題点を解決するための手段 本発明は、上記の問題に鑑みなされたものである。
て、配線金属の抵抗、および、１層配線と２層配線の交
差部分に生じる眉間容量等のＣと抵抗のＲによる０１時
定数が大きく素子の性能を劣化させる要因となっている
〇 問題点を解決するための手段 本発明は、上記の問題に鑑みなされたものである。
近年、たとえば液体窒素の非点（ｙｙＫ）以上で超伝導
を示すセラミック系の化合物（例えば、イツトリウム、
バリウム、銅、酸素の化合物、ランタン、バリウム、銅
、酸素の化合物）が作成されておシ、本発明はこれらの
化合物を、スパッタ法、蒸着法等で所定の領域に形成し
、たとえば８００℃以上の熱処理を施すことにより超伝
導物質に変換させ、ＩＣの配線材料として用いるととも
に、高融点金属電極を用いたものである。すなわち、本
発明は超伝導物質形成時の熱処理により。
を示すセラミック系の化合物（例えば、イツトリウム、
バリウム、銅、酸素の化合物、ランタン、バリウム、銅
、酸素の化合物）が作成されておシ、本発明はこれらの
化合物を、スパッタ法、蒸着法等で所定の領域に形成し
、たとえば８００℃以上の熱処理を施すことにより超伝
導物質に変換させ、ＩＣの配線材料として用いるととも
に、高融点金属電極を用いたものである。すなわち、本
発明は超伝導物質形成時の熱処理により。
すてに形成している半導体素子のオーミ’）り電極。
ショットキー電極等が劣化しないように、これらの９極
は、高融点金属を主成分としたＩＴｉｔ熱材料にて形成
するものである。
は、高融点金属を主成分としたＩＴｉｔ熱材料にて形成
するものである。
作 用
本発明によれば、ＩＣの配線材料が、たとえば７７に以
上の臨界温度を持つ超伝導物質から形成されているため
、液体ヘリウムに比して非常に安価な液体窒素で冷却す
るだけで、電気抵抗が０となり、配線の抵抗が０となり
ＣＲの時定数も減少し、素子の性能を著しく増大させる
ことが可能となるとともに、素子の劣化、破壊等も生じ
ない。
上の臨界温度を持つ超伝導物質から形成されているため
、液体ヘリウムに比して非常に安価な液体窒素で冷却す
るだけで、電気抵抗が０となり、配線の抵抗が０となり
ＣＲの時定数も減少し、素子の性能を著しく増大させる
ことが可能となるとともに、素子の劣化、破壊等も生じ
ない。
実施例
以下、ＧａＡｓＩＣを例に用いて説明する。
第１図〜第７図は１本発明の一実施例のＧａＡｔｚＩＣ
の製造方法を示したものである。第１図は示すように、
半絶縁性Ｇ ａ Ａ ｓ基板１に、フォトレジスト膜２
′にマスクとして所定の領域にＳｔイオンを注入してＦ
ＥＴのｎ型活性層３を形成する。次に第２図に示すよう
に、フォトレジスト膜２をマスクとして所定の領域にｓ
ｉイオンを注入して抵抗層となるｎ型層４を形成する。
の製造方法を示したものである。第１図は示すように、
半絶縁性Ｇ ａ Ａ ｓ基板１に、フォトレジスト膜２
′にマスクとして所定の領域にＳｔイオンを注入してＦ
ＥＴのｎ型活性層３を形成する。次に第２図に示すよう
に、フォトレジスト膜２をマスクとして所定の領域にｓ
ｉイオンを注入して抵抗層となるｎ型層４を形成する。
次に第３図に示すように、高融点金属シリサイドのＷＳ
ｉからゲート電極６と、ＳｉＮ側壁６を形成し、フォト
レジスト膜を７２′りとしてＳｉイオン注入を所定の領
域に行ない、ＦＥＴのｎ＋型層７をゲート電極５に対し
て自己整合的に、又抵抗層のｎ＋型層７も同時に形成す
る。
ｉからゲート電極６と、ＳｉＮ側壁６を形成し、フォト
レジスト膜を７２′りとしてＳｉイオン注入を所定の領
域に行ない、ＦＥＴのｎ＋型層７をゲート電極５に対し
て自己整合的に、又抵抗層のｎ＋型層７も同時に形成す
る。
次に第４図に示すように、フォトレジスト膜を除去後全
面に８１０□膜８を堆積して電気炉中で８００℃、１６
分間アニールを行ないイオン注入領域を活性化させる。
面に８１０□膜８を堆積して電気炉中で８００℃、１６
分間アニールを行ないイオン注入領域を活性化させる。
次に第６図に示すように、所定の領域にＧｅＭｏＷから
なるオーミック電極を形成し、５００℃、３分間シンタ
ーを行なう。
なるオーミック電極を形成し、５００℃、３分間シンタ
ーを行なう。
次に第６図に示すように、たとえばイツトリウム（Ｙ）
、バリウム（Ｂａ）、銅（Ｃｕ）、酸素（０）の化合物
からなるターゲソ）ｋ用いてスパッタリング法により全
面に堆積後、エツチングして所定の領域に、第１層配線
１０を形成しさらに、全面にＳｉＮ膜１１を形成し、コ
ンタクトホール１２をエツチングにより所定の領域に形
成する。
、バリウム（Ｂａ）、銅（Ｃｕ）、酸素（０）の化合物
からなるターゲソ）ｋ用いてスパッタリング法により全
面に堆積後、エツチングして所定の領域に、第１層配線
１０を形成しさらに、全面にＳｉＮ膜１１を形成し、コ
ンタクトホール１２をエツチングにより所定の領域に形
成する。
次に第７図に示すように、第６図と同様に、所定の領域
にスパッタリング法を用いて、イツトリウム、バリウム
、銅、酸素の化合物からなる第２層配線を形成し、さら
に、全面に、ＳｊＮ膜１４を堆積する。そして、赤外線
ランプアニール方法を用いて、基板を８００℃以上の温
度たとえば９００℃、３分間の熱処理を行ない、第１層
、第２層配線を超伝導物質に転換させ、工程を終了する
。この熱処理時に、半導体素子のゲート電極６゜オーミ
ック電極９は高融点金属を用いた耐熱材料から形成され
ているため、電極６．９と基板との反応がなくすでに基
板に形成されている半導体素子特性の劣化ならびに素子
の破壊等が生じない。
にスパッタリング法を用いて、イツトリウム、バリウム
、銅、酸素の化合物からなる第２層配線を形成し、さら
に、全面に、ＳｊＮ膜１４を堆積する。そして、赤外線
ランプアニール方法を用いて、基板を８００℃以上の温
度たとえば９００℃、３分間の熱処理を行ない、第１層
、第２層配線を超伝導物質に転換させ、工程を終了する
。この熱処理時に、半導体素子のゲート電極６゜オーミ
ック電極９は高融点金属を用いた耐熱材料から形成され
ているため、電極６．９と基板との反応がなくすでに基
板に形成されている半導体素子特性の劣化ならびに素子
の破壊等が生じない。
表は、７７にで測定した従来のＴｉ／Ｐｔ／Ａｕを配線
材料として用いた従来の１／４分周器のＧａＡｓＩＣと
、本発明のイツトリウム、バリウム、銅。
材料として用いた従来の１／４分周器のＧａＡｓＩＣと
、本発明のイツトリウム、バリウム、銅。
酸素の化合物からなる超伝導材料（臨界温度＞７７Ｋ）
を配線材料として用いたＩＣの最高分周周波数と消費電
力を比較したものである。本発明の方が、配線抵抗が０
となり、およびＣＲの時定数も減少し、高速、低消費電
力になって性能の著しい向上が認められる。
を配線材料として用いたＩＣの最高分周周波数と消費電
力を比較したものである。本発明の方が、配線抵抗が０
となり、およびＣＲの時定数も減少し、高速、低消費電
力になって性能の著しい向上が認められる。
なお以上の説明では、半導体基板としてＧ ａ Ａ ａ
。
。
配線材料として、イツトリウム、バリウム、銅。
酸素の化合物について述べたが、その他のＩｎＰ。
Ｓｉ等の半導体基板、その他の超伝導となる配線材料（
例えば、ランタン、バリウム、銅、酸素の化合物）につ
いても同様である。また、電極として、他の高融点金属
Ｍｏ、Ｔａ、Ｔｉ、Ｎｂ等についても同様の効果がある
ことはいうまでもない。
例えば、ランタン、バリウム、銅、酸素の化合物）につ
いても同様である。また、電極として、他の高融点金属
Ｍｏ、Ｔａ、Ｔｉ、Ｎｂ等についても同様の効果がある
ことはいうまでもない。
発明の効果
以上述べたように、本発明の製造方法によれば、高耐熱
の電極で素子を形成しているため、配線材料を超伝導に
変換する高温熱処理で素子の劣化がなく、臨界温度以下
で配線抵抗がＯとなりＣＲの時定数も減少して、素子の
性能が著しく向上することが可能である。
の電極で素子を形成しているため、配線材料を超伝導に
変換する高温熱処理で素子の劣化がなく、臨界温度以下
で配線抵抗がＯとなりＣＲの時定数も減少して、素子の
性能が著しく向上することが可能である。
第１図〜第７図は本発明の一実施例のＧ ａ Ａ ｍＩ
Ｃの製造工程を示す断面図である。 １・・・・・・基板、９・・・・・・オーミック電極（
高融点金属）、１０．１３・・・・・・超電導材料配線
。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名９−
オーミック電極ｌＭｏＡｕノ １〇−第１層配諌 １３− 第２層Ｅａ 憾 塚 城 城
Ｃの製造工程を示す断面図である。 １・・・・・・基板、９・・・・・・オーミック電極（
高融点金属）、１０．１３・・・・・・超電導材料配線
。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名９−
オーミック電極ｌＭｏＡｕノ １〇−第１層配諌 １３− 第２層Ｅａ 憾 塚 城 城
Claims (2)
- （１）半導体基板の一主面上に、高融点金属を含有した
電極を形成する工程と、前記半導体基板の所定の領域に
所定の臨界温度以下の温度域で超伝導を起こす組成の化
合物を形成した後、熱処理して前記化合物を前記臨界温
度を持つ超伝導物質へ変換する工程を含んでなる半導体
装置の製造方法。 - （２）高融点金属として、タングステン（Ｗ）、モリブ
デン（Ｍｏ）、タンタル（Ｔａ）、チタン（Ｔｉ）又は
ニオブ（Ｎｂ）を使用する特許請求の範囲第１項記載の
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62135091A JPS63299364A (ja) | 1987-05-29 | 1987-05-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62135091A JPS63299364A (ja) | 1987-05-29 | 1987-05-29 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63299364A true JPS63299364A (ja) | 1988-12-06 |
Family
ID=15143625
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62135091A Pending JPS63299364A (ja) | 1987-05-29 | 1987-05-29 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63299364A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6461931A (en) * | 1987-09-02 | 1989-03-08 | Toshiba Corp | Semiconductor device |
| RU2593414C1 (ru) * | 2015-02-25 | 2016-08-10 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования Чеченский государственный университет (ФГБОУ ВПО Чеченский государственный университет) | Способ изготовления полупроводникового прибора |
-
1987
- 1987-05-29 JP JP62135091A patent/JPS63299364A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6461931A (en) * | 1987-09-02 | 1989-03-08 | Toshiba Corp | Semiconductor device |
| RU2593414C1 (ru) * | 2015-02-25 | 2016-08-10 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования Чеченский государственный университет (ФГБОУ ВПО Чеченский государственный университет) | Способ изготовления полупроводникового прибора |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100406247B1 (ko) | 옴접촉체를제조하는방법및이러한옴접촉체를구비한반도체소자 | |
| KR900008277B1 (ko) | 전계효과 트랜지스터의 제조방법 | |
| JPS5846192B2 (ja) | 接点構造体 | |
| JPS61142739A (ja) | 半導体装置の製造方法 | |
| KR100238564B1 (ko) | 반도체 소자 제조 방법 | |
| JPS6047739B2 (ja) | 半導体装置の製造方法 | |
| JPS63299364A (ja) | 半導体装置の製造方法 | |
| JPS62113421A (ja) | 半導体装置の製造方法 | |
| US5212150A (en) | Oxide superconducting lead for interconnecting device component with a semiconductor substrate via at least one buffer layer | |
| US5336631A (en) | Method of making and trimming ballast resistors and barrier metal in microwave power transistors | |
| US5227361A (en) | Oxide superconducting lead for interconnecting device component with a semiconductor substrate via at least one buffer layer | |
| JPS61156872A (ja) | 半導体装置 | |
| JP2678232B2 (ja) | 超電導体装置 | |
| JPS61183961A (ja) | 電極の製造方法 | |
| JPS61203672A (ja) | 電極の形成方法 | |
| JP2747557B2 (ja) | 超電導体装置 | |
| JPH01125957A (ja) | 超電導体装置 | |
| JPS5848459A (ja) | 半導体装置 | |
| JPS58103175A (ja) | 半導体装置およびその製造方法 | |
| JPS61154070A (ja) | 電極形成法 | |
| JPH0736404B2 (ja) | 超電導体装置の作製方法 | |
| JPS6050966A (ja) | 電界効果トランジスタの製造方法 | |
| JPH0722606A (ja) | 半導体装置の製造方法 | |
| JPS62144356A (ja) | シヨツトキ−障壁電極の形成方法 | |
| JPS60145672A (ja) | 半導体装置の製造方法 |