JPS61208264A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS61208264A JPS61208264A JP60050036A JP5003685A JPS61208264A JP S61208264 A JPS61208264 A JP S61208264A JP 60050036 A JP60050036 A JP 60050036A JP 5003685 A JP5003685 A JP 5003685A JP S61208264 A JPS61208264 A JP S61208264A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- collector
- region
- buried
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
- H10D62/137—Collector regions of BJTs
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、電力用トランジスタの高出力化と、安全動作
領域（五ＳＯ）の拡大を図った半導体装置に関するもの
である。
領域（五ＳＯ）の拡大を図った半導体装置に関するもの
である。
従来の技術
近年、電力用トランジスタを使用した電力回路部を集積
化した半導体集積回路が出現している。
化した半導体集積回路が出現している。
従来の電力用トランジスタの断面構造を第２図に示す。
従来の構造では、シリコン基板１上に形成した埋込コレ
クタ層２およびエピタキシャル層３の一部を分離して利
用するエビコレクタ領域４を有しており、このうち、エ
ビコレクタ領域４内に作り込まれたベース層７の下の埋
込コレクタ層２は、どの位置においても不純物濃度は一
様であり、したがってシリコン基板１とシリコンエピタ
キシャル層３の界面からの埋込コレクタ層２のせり上が
り量も一様である。したがってこの構造では、ベース領
域７下の実効低濃度エビコレクタ領域４の厚さは、場所
によらず一様になっている。第１図中、６はＰ型分離層
、６はｎ型コレクタウオール層、８はｎ型コレクタコン
タクト層、９はエミッタ領域、１０は酸化シリコン膜、
１１，１２゜１３は各電極である。
クタ層２およびエピタキシャル層３の一部を分離して利
用するエビコレクタ領域４を有しており、このうち、エ
ビコレクタ領域４内に作り込まれたベース層７の下の埋
込コレクタ層２は、どの位置においても不純物濃度は一
様であり、したがってシリコン基板１とシリコンエピタ
キシャル層３の界面からの埋込コレクタ層２のせり上が
り量も一様である。したがってこの構造では、ベース領
域７下の実効低濃度エビコレクタ領域４の厚さは、場所
によらず一様になっている。第１図中、６はＰ型分離層
、６はｎ型コレクタウオール層、８はｎ型コレクタコン
タクト層、９はエミッタ領域、１０は酸化シリコン膜、
１１，１２゜１３は各電極である。
発明が解決しようとする問題点
トランジスタが大電流で動作する場合、活性ベースのオ
ーミック抵抗によりエミッタ電流がエミッタ周囲部に集
中するビンチアタト効果が生じ、トランジスタの高出力
化、広ＡＳＯ化の妨げとなる。また大電流動作の場合、
ベース広がり効果（カーク効果）により、高電流側での
ｈＦＫ低下などを生じる。
ーミック抵抗によりエミッタ電流がエミッタ周囲部に集
中するビンチアタト効果が生じ、トランジスタの高出力
化、広ＡＳＯ化の妨げとなる。また大電流動作の場合、
ベース広がり効果（カーク効果）により、高電流側での
ｈＦＫ低下などを生じる。
ベース広がり効果を押でえるには、ベースの下の実効低
濃度エビコレクタ領域の厚さを小さくすればよいのであ
るが、エビコレクタ領域の厚さの低減は耐圧低下および
トランジスタの高電圧動作での狭ＡＳＯ化につながる。
濃度エビコレクタ領域の厚さを小さくすればよいのであ
るが、エビコレクタ領域の厚さの低減は耐圧低下および
トランジスタの高電圧動作での狭ＡＳＯ化につながる。
また、高電圧動作の場合、トランジスタ中央部の熱が逃
げにくいことから中央部の温度が上昇し、エミッタ電流
がエミッタ中央部に集中するピンナイン効果を生じ、ト
ランジスタのＡＳＯがいっそう狭くなる。
げにくいことから中央部の温度が上昇し、エミッタ電流
がエミッタ中央部に集中するピンナイン効果を生じ、ト
ランジスタのＡＳＯがいっそう狭くなる。
問題点を解決するための手段
上記の問題を解決するために本発明は、トランジスタの
コレクタ領域に作り込まれたベース層内エミッタ周囲部
直下の埋込コレクタ層の不純物濃度を高く、かつ、その
埋込コレクタ層のせり上がり量も大きく、エミツタ層中
央部直下の埋込コレクタ層の不純物濃度を低く、その埋
込コレクタ層のせり上がりも小さい構造となした半導体
装置である。
コレクタ領域に作り込まれたベース層内エミッタ周囲部
直下の埋込コレクタ層の不純物濃度を高く、かつ、その
埋込コレクタ層のせり上がり量も大きく、エミツタ層中
央部直下の埋込コレクタ層の不純物濃度を低く、その埋
込コレクタ層のせり上がりも小さい構造となした半導体
装置である。
作用
本発明の半導体装置では、トランジスタが大電流動作す
る場合、ピンチアウト効果によりエミッタ周囲部に集中
した電流は不純物濃度が高く、かつ、せり上がりの大き
い埋込コレクタ層を流れ、高電圧動作する場合は、ピン
ナイン効果によりエミッタ中央部に集中した電流は不純
物濃度が低くせり上がりの小さい埋込コレクタ層を流れ
る。
る場合、ピンチアウト効果によりエミッタ周囲部に集中
した電流は不純物濃度が高く、かつ、せり上がりの大き
い埋込コレクタ層を流れ、高電圧動作する場合は、ピン
ナイン効果によりエミッタ中央部に集中した電流は不純
物濃度が低くせり上がりの小さい埋込コレクタ層を流れ
る。
実施例
第１図は本発明の半導体装置実施例の電力用トランジス
タの断面構造を示す図である。
タの断面構造を示す図である。
製造方法は以下の通りである。まず、Ｐ型のシリコン基
板１の中に酸化シリコン膜（図示せず）をマスクとして
砒素（ムＳ）あるいはアンチモン（Ｓｂ） ’ｅススピ
ンオン法カプセル法により選択的にドープしてｎ型の比
較的低濃度のコレクタ埋込層２１を形成し、同様にこの
埋込層よりも高不純物濃度のｎ型コレクタ埋込層２２を
、低濃度の埋込層２１を囲むようにして形成する。次に
酸化シリコン換金全て除去した後、低不純物濃度のｎ型
シリコンエピタキシャル層３を６〜６０μｍの厚さに成
長させる。この後、表面に酸化シリコン膜を形成し、こ
れをマスクにしてコレクタ埋込層２２を包囲する領域に
、ボロン（Ｂ）を選択的ニドープしてｐ型分離層６を作
り込み、実効低濃度エビコレクタ領域４としての島領域
を形成する。
板１の中に酸化シリコン膜（図示せず）をマスクとして
砒素（ムＳ）あるいはアンチモン（Ｓｂ） ’ｅススピ
ンオン法カプセル法により選択的にドープしてｎ型の比
較的低濃度のコレクタ埋込層２１を形成し、同様にこの
埋込層よりも高不純物濃度のｎ型コレクタ埋込層２２を
、低濃度の埋込層２１を囲むようにして形成する。次に
酸化シリコン換金全て除去した後、低不純物濃度のｎ型
シリコンエピタキシャル層３を６〜６０μｍの厚さに成
長させる。この後、表面に酸化シリコン膜を形成し、こ
れをマスクにしてコレクタ埋込層２２を包囲する領域に
、ボロン（Ｂ）を選択的ニドープしてｐ型分離層６を作
り込み、実効低濃度エビコレクタ領域４としての島領域
を形成する。
次にこの島領域の中に、燐ＣＰ）ｅ選択的にドープして
ｎ型コレクタウオール層６を形成する。
ｎ型コレクタウオール層６を形成する。
さらに島領域の中にボロン（Ｂ）を選択的にドープし、
ベース領域７を、その周囲部が高濃度コレクタ埋込層の
上に位置するように形成する。この後、ベース領域子と
島領域の中にリンＣＰ）’に選択的にドープし、エミッ
タ領域９をエミッタ領域の周囲部が高濃度コレクタ埋込
層２２の上に位置するように、コレクタオーミックコン
タクト層８をコレクタウオール層６と同じ位置に形成す
る。
ベース領域７を、その周囲部が高濃度コレクタ埋込層の
上に位置するように形成する。この後、ベース領域子と
島領域の中にリンＣＰ）’に選択的にドープし、エミッ
タ領域９をエミッタ領域の周囲部が高濃度コレクタ埋込
層２２の上に位置するように、コレクタオーミックコン
タクト層８をコレクタウオール層６と同じ位置に形成す
る。
しかるのち、コレクタコンタクト層８、ベース領域７、
エミッタ領域９の上の酸化シリコン膜１０を選択的に除
き、電極を形成するためのコンタクト窓を形成して、そ
詐ぞれの領域全露出させ、この部分に各電極１１．１２
．１３を形成する。
エミッタ領域９の上の酸化シリコン膜１０を選択的に除
き、電極を形成するためのコンタクト窓を形成して、そ
詐ぞれの領域全露出させ、この部分に各電極１１．１２
．１３を形成する。
シリコンエピタキシャル層３成長後の熱処理によって、
ｎ型コレクタ埋込層２１．２２はエピタキシャル層３中
にせり上がる。せり上がり量は、不純物濃度の高い埋込
層２２の方が大きく、したがってエミッタ領域９の周囲
部の下の低濃度エピタキシャル層の厚さの方が、エミッ
タ領域９の中央部の下の低濃度エピタキシャル層の厚さ
よりも小さくなる。
ｎ型コレクタ埋込層２１．２２はエピタキシャル層３中
にせり上がる。せり上がり量は、不純物濃度の高い埋込
層２２の方が大きく、したがってエミッタ領域９の周囲
部の下の低濃度エピタキシャル層の厚さの方が、エミッ
タ領域９の中央部の下の低濃度エピタキシャル層の厚さ
よりも小さくなる。
発明の効果
以上のような本発明の半導体装置によれば、トランジス
タが大電流で動作する場合、ピンチアウト効果によりエ
ミッタ周囲部を流れる電流によるベース広がり効果（カ
ーク効果）は、エミッタ周囲部の下の埋込せり上がりが
大きいので押さえられ、高電流側でのｈ０低下が避けら
れ、またトランジスタの高出力化、広ＡＳＯ化が可能で
ある。
タが大電流で動作する場合、ピンチアウト効果によりエ
ミッタ周囲部を流れる電流によるベース広がり効果（カ
ーク効果）は、エミッタ周囲部の下の埋込せり上がりが
大きいので押さえられ、高電流側でのｈ０低下が避けら
れ、またトランジスタの高出力化、広ＡＳＯ化が可能で
ある。
一方トランジスタが高電圧で動作する場合、ピンナイン
効果によりエミッタ電流はエミッタ中央部に集中するが
、エミッタ中央部の下の埋込せり上がりは小さく実効エ
ビ厚は厚いので、耐圧の低下も小さく広ＡＳＯ化が可能
である。
効果によりエミッタ電流はエミッタ中央部に集中するが
、エミッタ中央部の下の埋込せり上がりは小さく実効エ
ビ厚は厚いので、耐圧の低下も小さく広ＡＳＯ化が可能
である。
第１図は本発明の実施例半導体装置を示す断面図、第２
図は従来例半導体装置の断面図である。 １・・・・・・ｐ型シリコン基板、２１．２２・・・・
・・ｎ型コレクタ埋込層、３・・・・・・ｎ型シリコン
エピタキシャル層、４・・・・°・島領域（コレクタ）
、５・・・・・・ｐ型分離／Ｌ ６・・・・・・ｎ型コ
レクタウオール層、７・・・・・・ベース領域、８・・
・・・・ｎ型コレクタオーミックコノタクト層、９・・
・・・・エミッタ領域、１０・・・・・・酸化シリコン
膜、１１・・・・・・コレクタ電極、１２・・・・・・
ベース電極、１３・川・・エミッタを極。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名簿
２ 図
図は従来例半導体装置の断面図である。 １・・・・・・ｐ型シリコン基板、２１．２２・・・・
・・ｎ型コレクタ埋込層、３・・・・・・ｎ型シリコン
エピタキシャル層、４・・・・°・島領域（コレクタ）
、５・・・・・・ｐ型分離／Ｌ ６・・・・・・ｎ型コ
レクタウオール層、７・・・・・・ベース領域、８・・
・・・・ｎ型コレクタオーミックコノタクト層、９・・
・・・・エミッタ領域、１０・・・・・・酸化シリコン
膜、１１・・・・・・コレクタ電極、１２・・・・・・
ベース電極、１３・川・・エミッタを極。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名簿
２ 図
Claims (1)
- トランジスタのコレクタ領域に作り込まれたベース層内
エミッタ領域の周囲部直下の埋込コレクタ層の不純物濃
度を高く、かつ、その埋込コレクタ層のせり上がり量も
大きく、前記エミッタ領域中央部直下の同埋込コレクタ
層の不純物濃度を低く、その埋込コレクタ層のせり上が
り量も小さい構造となした半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60050036A JPS61208264A (ja) | 1985-03-13 | 1985-03-13 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60050036A JPS61208264A (ja) | 1985-03-13 | 1985-03-13 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61208264A true JPS61208264A (ja) | 1986-09-16 |
Family
ID=12847769
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60050036A Pending JPS61208264A (ja) | 1985-03-13 | 1985-03-13 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61208264A (ja) |
-
1985
- 1985-03-13 JP JP60050036A patent/JPS61208264A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6097659A (ja) | 半導体集積回路 | |
| JP2989113B2 (ja) | 半導体装置およびその製法 | |
| JPH0786298A (ja) | 半導体装置 | |
| JPS61208264A (ja) | 半導体装置 | |
| JPS61245573A (ja) | 半導体装置 | |
| JP2760401B2 (ja) | 誘電体分離基板及び半導体装置 | |
| JPS60123062A (ja) | 半導体集積回路の製造方法 | |
| JP3128958B2 (ja) | 半導体集積回路 | |
| JPS6031268Y2 (ja) | プレ−ナ形サイリスタ | |
| JP3149913B2 (ja) | トランジスタの製造方法 | |
| JPH0360128A (ja) | 半導体装置 | |
| JPH0312782B2 (ja) | ||
| JPH04364736A (ja) | 半導体集積回路装置 | |
| JPS61269373A (ja) | 半導体装置 | |
| JPS58197877A (ja) | 半導体集積回路装置の製造方法 | |
| JPH02232929A (ja) | 埋込層を備えた半導体装置 | |
| JPH01187868A (ja) | 半導体装置 | |
| JPS61166170A (ja) | 半導体集積回路 | |
| JPH02163940A (ja) | 半導体装置 | |
| JPS58210659A (ja) | 半導体装置およびその製造方法 | |
| JPH0661338A (ja) | 半導体装置 | |
| JPS6262063B2 (ja) | ||
| JPH08124938A (ja) | 半導体装置及びその製造方法 | |
| JPS62189752A (ja) | 半導体装置 | |
| JPS62112379A (ja) | 半導体装置 |