JPS61208921A - オ−トリセツト回路 - Google Patents
オ−トリセツト回路Info
- Publication number
- JPS61208921A JPS61208921A JP60050018A JP5001885A JPS61208921A JP S61208921 A JPS61208921 A JP S61208921A JP 60050018 A JP60050018 A JP 60050018A JP 5001885 A JP5001885 A JP 5001885A JP S61208921 A JPS61208921 A JP S61208921A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- power supply
- reset
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、電源投入後の電源電圧立上り時に、電子回路
を初期設定し、電源が規定電圧に達した時点で電子回路
を待機状態にする、いわゆるオートリセット回路に関す
るものである。
を初期設定し、電源が規定電圧に達した時点で電子回路
を待機状態にする、いわゆるオートリセット回路に関す
るものである。
従来の技術
従来、この種のオートリセット回路として、第２図に示
すような構成のものが既知である。第２図においては、
リセットされる回路がＩＩＬ（注入型論理回路）で構成
されている例であるが、よく知られているように、ＩＩ
ＬはＰＮ接合の順方向立上り電圧（以下、ダイオード電
圧と略す）ＶＤ（約０．ＴＶ）以上の電圧が印加され＼
ば動作状態に入シ得る。したがって、電源投入後電源電
圧がダイオードＶＤを越えた時点で、インジェクタトラ
ンジスタ１から供給された電流により、ＩＩＬトランジ
スタ２が導通し、ＩＩＬで構成されたフリップフロップ
回路１０，１１ 、・・・・・・をリセットする。こ＼
に抵抗９はＩＩＬ回路の多くのＩＩＬトランジスタに供
給する電流値を決定するだめのものである。ところでこ
の時点では、付加部品接続端子に接続の付加抵抗２０．
２１および容量２２できまる時定数を、電源電圧ｖＤＤ
がダイオード電圧ＶＤにまで達する時間よりも十分大き
くとっておけば、トランジスタ３はしゃ断状態であシ、
上記のリセット動作を妨げない。
すような構成のものが既知である。第２図においては、
リセットされる回路がＩＩＬ（注入型論理回路）で構成
されている例であるが、よく知られているように、ＩＩ
ＬはＰＮ接合の順方向立上り電圧（以下、ダイオード電
圧と略す）ＶＤ（約０．ＴＶ）以上の電圧が印加され＼
ば動作状態に入シ得る。したがって、電源投入後電源電
圧がダイオードＶＤを越えた時点で、インジェクタトラ
ンジスタ１から供給された電流により、ＩＩＬトランジ
スタ２が導通し、ＩＩＬで構成されたフリップフロップ
回路１０，１１ 、・・・・・・をリセットする。こ＼
に抵抗９はＩＩＬ回路の多くのＩＩＬトランジスタに供
給する電流値を決定するだめのものである。ところでこ
の時点では、付加部品接続端子に接続の付加抵抗２０．
２１および容量２２できまる時定数を、電源電圧ｖＤＤ
がダイオード電圧ＶＤにまで達する時間よりも十分大き
くとっておけば、トランジスタ３はしゃ断状態であシ、
上記のリセット動作を妨げない。
抵抗２ｏおよび容量２２の値を、電源電圧が規定の電圧
に到達した時点でトランジスタ３が導通するような時定
数となるように選定しておけば、この時点でＩＩＬ）ラ
ンジスタ２はしゃ断し、リセット機能は開放され、フリ
ップフロップ回路１０゜１１は待機状態に入るのである
。
に到達した時点でトランジスタ３が導通するような時定
数となるように選定しておけば、この時点でＩＩＬ）ラ
ンジスタ２はしゃ断し、リセット機能は開放され、フリ
ップフロップ回路１０゜１１は待機状態に入るのである
。
発明が解決しようとする問題点
このような従来の構成では、オートリセット機能のだめ
抵抗や容量といった付加部品が必要であること、付加部
品を接続するため、端子４を設けねばならず、こ＼から
外来ノイズを受けやすく、同外来ノイズによってもフリ
ップフロップ回路がリセットされる等、内部の電子回路
の安定な動作を乱す等の問題があった。
抵抗や容量といった付加部品が必要であること、付加部
品を接続するため、端子４を設けねばならず、こ＼から
外来ノイズを受けやすく、同外来ノイズによってもフリ
ップフロップ回路がリセットされる等、内部の電子回路
の安定な動作を乱す等の問題があった。
問題点を解決するための手段
この問題点を解決するために本発明は、オートリセット
回路として電源電圧の大きさに対し、ヒステリシス動作
をする機能を持たせたリセット回路部を単一集積回路の
中に構成したものである。
回路として電源電圧の大きさに対し、ヒステリシス動作
をする機能を持たせたリセット回路部を単一集積回路の
中に構成したものである。
作 用
この構成により、付加部品が削除でき、付加部品を接続
する端子が不要となること、及び電源電圧変動に対して
、ヒステリシス動作をさせるため、電子回路は外来ノイ
ズに対しても安定な動作をすることになる。
する端子が不要となること、及び電源電圧変動に対して
、ヒステリシス動作をさせるため、電子回路は外来ノイ
ズに対しても安定な動作をすることになる。
実施例
第１図はＩＩＬで構成されるフリップフロップのオート
リセット回路に本発明を適用しだ一実施例であり、以下
第１図を用いて説明する。
リセット回路に本発明を適用しだ一実施例であり、以下
第１図を用いて説明する。
即ち、電源ｖｃｃが投入され、電源電圧がダイオード電
圧ＶＤを越えると、従来例で説明したようにＩＩＬで構
成されたフリップフロップ回路１０．１１・・・・・・
は動作可能な状態になる。このとき、ＩＩＬトランジス
タ２は導通状態に入シ、フリップフロップ回路１０．１
１・・・・・・をリセットシこれにより、電子回路（不
図示）を初期設定状態にする。
圧ＶＤを越えると、従来例で説明したようにＩＩＬで構
成されたフリップフロップ回路１０．１１・・・・・・
は動作可能な状態になる。このとき、ＩＩＬトランジス
タ２は導通状態に入シ、フリップフロップ回路１０．１
１・・・・・・をリセットシこれにより、電子回路（不
図示）を初期設定状態にする。
説明の簡単のため、抵抗２８．２９は抵抗２６゜２６．
２７より十分大きな抵抗値が選定されていると仮定する
と、電源電圧がさらに上昇し、抵抗２７の両端の電圧が
トランジスタ３を導通させる電圧、即ちトランジスタ３
のベース、エミッタ間順方向立上り電圧をｖＢＥ （約
０．７Ｖ）とすると、電源電圧ｖｃｃか に達すると、トランジスタ３が導通し、ＩＩＬトランジ
スタ２はしゃ断状態になシ、フリップフロップ回路１０
．１１・・・・・・のリセットは解除される。
２７より十分大きな抵抗値が選定されていると仮定する
と、電源電圧がさらに上昇し、抵抗２７の両端の電圧が
トランジスタ３を導通させる電圧、即ちトランジスタ３
のベース、エミッタ間順方向立上り電圧をｖＢＥ （約
０．７Ｖ）とすると、電源電圧ｖｃｃか に達すると、トランジスタ３が導通し、ＩＩＬトランジ
スタ２はしゃ断状態になシ、フリップフロップ回路１０
．１１・・・・・・のリセットは解除される。
以後電源電圧が規定の電圧に達したときにはフリップフ
ロップ回路１０，１１・・・・・・は待機状態に入り外
部より信号が入力されると回路構成にしたがって信号を
処理するのである。
ロップ回路１０，１１・・・・・・は待機状態に入り外
部より信号が入力されると回路構成にしたがって信号を
処理するのである。
ところで電源に規定の電圧ｖｃｃが印加されているとき
には回路の正常な動作は保証されるのであるが、電源ラ
インにノイズが印加されるなど異常時に於て、電源電圧
が上記の電圧 よりも低下すると、例え瞬時であってもトランジスタ３
はしゃ断し、ＩＩＬ）ランジスタ２は導通して、フリッ
プフロップ１０．１１・・・・・・はリセットされ、し
たがって、これに結合された電子回路は異常動作を行う
。第１図中トランジスタ６．６はこのような不都合を解
消するために追加されたものであり電源が投入されトラ
ンジスタ３が導通し、ＩＩＬ）ランジスタ２がしゃ断し
て、リセットが解除される時、トランジスタ６およびト
ランジス−タロが導通し、トランジスタｅは飽和に入る
ためトランジスタ６のコレクタは電源電圧にまで上昇す
る。電源に規定の電圧が印加されておシ回路が正常な動
作をしている期間もこの状態は保持されているため抵抗
２７の両端の電圧はとなる。
には回路の正常な動作は保証されるのであるが、電源ラ
インにノイズが印加されるなど異常時に於て、電源電圧
が上記の電圧 よりも低下すると、例え瞬時であってもトランジスタ３
はしゃ断し、ＩＩＬ）ランジスタ２は導通して、フリッ
プフロップ１０．１１・・・・・・はリセットされ、し
たがって、これに結合された電子回路は異常動作を行う
。第１図中トランジスタ６．６はこのような不都合を解
消するために追加されたものであり電源が投入されトラ
ンジスタ３が導通し、ＩＩＬ）ランジスタ２がしゃ断し
て、リセットが解除される時、トランジスタ６およびト
ランジス−タロが導通し、トランジスタｅは飽和に入る
ためトランジスタ６のコレクタは電源電圧にまで上昇す
る。電源に規定の電圧が印加されておシ回路が正常な動
作をしている期間もこの状態は保持されているため抵抗
２７の両端の電圧はとなる。
したがってこ＼で電源電圧が異常低下をきたしても、ト
ランジスタ６および同６より構成される回路を追加する
ことによりミ源電圧ｖｃｃが、トランジスタ５のミース
、エミッタ間順方向立上り電圧をｖＢＥ （約０．Ｔ
Ｖ）、！：してに低下するまで回路は正常に動作するこ
とが保証されるのである。
ランジスタ６および同６より構成される回路を追加する
ことによりミ源電圧ｖｃｃが、トランジスタ５のミース
、エミッタ間順方向立上り電圧をｖＢＥ （約０．Ｔ
Ｖ）、！：してに低下するまで回路は正常に動作するこ
とが保証されるのである。
発明の効果
本発明によれば、集積回路の周辺に用いられる付加部品
を削減できるという経済的効果に加えて、電子回路を外
来ノイズから保護し、信頼性の高いシステムの構築が可
能となり、その実用的価値は高いといえる。
を削減できるという経済的効果に加えて、電子回路を外
来ノイズから保護し、信頼性の高いシステムの構築が可
能となり、その実用的価値は高いといえる。
第１図は本発明の一実施例によるオー） ＩＪセット回
路を示す回路図、第２図は従来用いられてきた付加部品
による構成のオートリセット回路の回路図である。 １・・・・・・インジェクタトランジスタ、２・・・・
・・ＩＩＬトランジスタ、３，５，６・・・・・・トラ
ンジスタ、４゛ ・・・・・・付加部品接続端子、９．
２ｇ、２６，２７゜２８．２９，３０・・・・・・抵抗
、１０，１１・・・・・・フリップフロップ回路、２１
．２０・・・・・・付加抵抗、２２・・−・・・容量。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名ｗ＆
１ 因 Ｊトランジスタ 第２図
路を示す回路図、第２図は従来用いられてきた付加部品
による構成のオートリセット回路の回路図である。 １・・・・・・インジェクタトランジスタ、２・・・・
・・ＩＩＬトランジスタ、３，５，６・・・・・・トラ
ンジスタ、４゛ ・・・・・・付加部品接続端子、９．
２ｇ、２６，２７゜２８．２９，３０・・・・・・抵抗
、１０，１１・・・・・・フリップフロップ回路、２１
．２０・・・・・・付加抵抗、２２・・−・・・容量。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名ｗ＆
１ 因 Ｊトランジスタ 第２図
Claims (1)
- 電源投入後の電源電圧上昇時に、第１の所定電源電圧で
電子回路を初期設定させるリセット回路および前記第１
の電源電圧より高い第２の電源電圧以上の電圧で、前記
リセット回路を開放にするとともに規定の電源電圧印加
後の電圧低下時、第２の電源電圧より低い電圧まで前記
リセット回路を開放に保つためのヒステレシスバイアス
回路をそなえたオートリセット回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60050018A JPS61208921A (ja) | 1985-03-13 | 1985-03-13 | オ−トリセツト回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60050018A JPS61208921A (ja) | 1985-03-13 | 1985-03-13 | オ−トリセツト回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61208921A true JPS61208921A (ja) | 1986-09-17 |
Family
ID=12847253
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60050018A Pending JPS61208921A (ja) | 1985-03-13 | 1985-03-13 | オ−トリセツト回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61208921A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6392444B1 (en) | 1999-04-28 | 2002-05-21 | Sharp Kabushiki Kaisha | IIL reset circuit |
-
1985
- 1985-03-13 JP JP60050018A patent/JPS61208921A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6392444B1 (en) | 1999-04-28 | 2002-05-21 | Sharp Kabushiki Kaisha | IIL reset circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5164613A (en) | Reset monitor | |
| JPH0683042B2 (ja) | 出力ドライバ回路 | |
| JPH06503452A (ja) | 回路保護装置 | |
| US4092693A (en) | Temperature sensing protection circuit for ic power chip having thermal hysteresis characteristic | |
| US5359233A (en) | Reset monitor for detection of power failure and external reset | |
| JP3739196B2 (ja) | 電池の保護装置及びそれを用いたバッテリ装置 | |
| US4849654A (en) | Semiconductor integrated circuit with input protection circuit | |
| JPS5836015A (ja) | 可変電子インピ−ダンス装置 | |
| JPS61208921A (ja) | オ−トリセツト回路 | |
| US4565959A (en) | Current supply circuit with redundant back-up current source | |
| KR100195527B1 (ko) | 전력 공급기의 과잉 음전압에 대한 집적회로용 보호회로 | |
| JPS61296803A (ja) | 積層ｐｎｐトランジスタ−の反飽和回路 | |
| JPS5928936B2 (ja) | 光電スイッチ | |
| JP3498755B2 (ja) | 増幅器の出力ノードのｓｐｕ条件下の保護デバイス | |
| JPH10257664A (ja) | スタティック・アイソレータ | |
| JPS5937859B2 (ja) | 電源回路 | |
| JPS5855452Y2 (ja) | 負荷接地型定電流装置 | |
| JPS6075104A (ja) | 増幅回路 | |
| JPS6215919A (ja) | オ−トリセツト回路 | |
| JPS5838987B2 (ja) | トランジスタカイロ | |
| JPH0422571Y2 (ja) | ||
| JPH11142462A (ja) | オープン検出回路 | |
| JPS628966B2 (ja) | ||
| JPS6047747B2 (ja) | 誤動作防止回路 | |
| JPS60183760A (ja) | 半導体集積回路装置における熱遮断回路 |