JPS6182277A

JPS6182277A - スム−ジング処理装置

Info

Publication number: JPS6182277A
Application number: JP59204257A
Authority: JP
Inventors: Ishizu Minamitani; 南谷　猪静
Original assignee: Toshiba Corp; Toshiba Audio Video Engineering Co Ltd
Current assignee: Toshiba Corp; Toshiba AVE Co Ltd
Priority date: 1984-09-29
Filing date: 1984-09-29
Publication date: 1986-04-25

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の技術分野〕この発明は、画像メモリに格納されたパターンデータな
補間処理することにより滑らかな画像状態に表示するス
ムージング処理装置に関する。

〔発明の技術的背景とその問題点〕

表示画面に文字、図形等のキャラクタパターンデータを
表示するシステム、例えば文字放送システム、ビデオテ
ラ芥ステム、コンピュータシステムでは、キャラクタジ
ェネレータ等に格納されたキャラクタパターンに対応し
たコード信号を受信し、このコード信号によりキャラク
タパターンデータを読み出ｌ〜て画像メモリに書き込ん
でいる。キャラクタパターンデータが書き込まれた後１
画像メモリからキャラクタパターンデータな読み出し表
示している。

このようなシステムにおいては、例えば、第１８図に示
す記号「／」　　のような斜めの線を表示する場合、こ
れを構成する複数の単位画素Ａは点接触とカるため、視
覚上、斜めの線が細くなり、非常に見づらく々る。

従来、この問題を解決するために、第１９図に示すよう
に、傾斜部分に単位面素人の１／２の幅をもつ半画素Ｂ
を付加するようにしている。

このようにすることにより、斜めの線の輪郭が全体的に
太く滑らかになり、線が見やすくなる。

この半画素Ｂの付加は１表示しようとする単位面素人（
以下、これを現単位画素と称する）及びこれを中心とし
た複数の単位面素人から斜めの線を検知することにより
行っている。すなわち、画像メモリからキャラクタパタ
ーンデータな読み出す際に、表示しようとするラインＬ
ｎ　　（以下、現ラインと称する）のデータの他に、そ
の１ライン上のライン（以下、上ラインと称する）Ｌｎ
−１のデータと１ライン下のライン（以下、下ラインと
称する）　Ｌｎ＋１のデータを読み出し、第２０図に示
すように、現単位画素のデータＳ４とこれを中心とした
８個の単位画素のデータＳ０〜ＳｍｅＳＩｔ〜Ｓ、を比
較データとして得る。そして、これらの９個のデータの
ＩＩ　Ｉ　ＩＩ　、　ＩＩ　Ｑ　１１　　を判定するこ
とにより、斜めの線を検知し、現単位画素の表示位置に
半画素を付加するか否かを決めている。

第２１図は従来のスムージング処理装置を示すもので、
図中、１１が上記９つのデータＳ。

〜Ｓ８から斜めの線を検知１〜、半画素を付加するスム
ージングデコーダである。このスムージングデコーダＩ
Ｉに入力される各ラインＬｎ　−１。

Ｌｎ　、　Ｌｎ　＋１　の３つのデータはラッチ回路１
２〜Ｉ７を用いて時間軸を合わせられ、並列に入力され
る。

〔背景技術の問題点〕

中ところで、文字放送システム、ビデオチックシステム、
コンピュータシステムでは、キャラクタパターンの拡大
表示機能を有する。第！２２図は第１８′　図に示す斜
めの線を拡大したものである。この場合、斜めの線は単
位面素人の２倍の幅をもつ複数の画素Ｃ（以下、これを
倍画素と称する）の点接触によって得られる。

このように、拡大表示を行った場合にも、スムージング
処理により、線の輪郭を滑らかにし、見やすい線にする
必要がある。

しかしながら、従来のスムージング処理では、半画素Ｃ
の付加しか行われないので、第２２図に示すように充分
なスムージング効果が得られず、視覚上、未処理の線と
さほど変わらないという問題があった。

〔発明の目的〕

この発明は上記の事情に対処すべくなされたもので、拡
大表示の斜めの線の輪郭を太く、滑らかにすることがで
きるスムージング処理装置を提供することを目的とする
。

〔発明の概要〕

この発明は、拡大画素の点接触によって形成さ゛れる斜
めの線における拡大画素同志の点接触位置に、現単位画
素がある場合は、この単位画素全体を表示することによ
り、単位画素単位の画素付加処理によるスムージング処
理を実現するものである。

〔発明の実施例〕

以下１図面を参照してこの発明の一実施例を詳細に説明
する。

第１図は一実施例の構成を示す回路図である。

図において、画像メモＩＪ　２１には、拡大されたキャ
ラクタパターンを示すキャラクタパターンデータが格納
されている。

この画像メモリ２１から読み出されたキャラクタパター
ンデータは並列／直列変換回路２２゜２　、？　、　２
４に与えられ、この直列／並列変換回路２２．２３．２
４　　から表示クロックに従って出力される。この場合
、各並列／直列変換回路２２゜２　、？　、　２４には
、それぞれ上ラインＬｎ−１．現ラインＬｎ　、下ライ
ンＬｎ＋ｓのデータが与えられる。

ラッチ回路２６．２６は上記３つのラインのデータの時
間軸を合わせるためのものである。すなわち、画像メモ
リ２Ｉからは、水平アドレスが同じ前ラインＬｎ−１，
現ラインＬｎ、　後ラインＬｎ＋１の３つのデータが時
分割で読み出されたもので、ラッチ回路２５．２６はこ
れら３つのデータをそれぞれ同一タイミングで並列／直
列変換回路２２，２３．２４　　にセットするために設
けられる。

ここで、第２図を使って、画像メモＩＪ　２１からのデ
ータ読み出１．動作を説明する。

ビットカウンタ２７はパルスＰ１をカウントし、バイト
カウンタ２８はこのビットカウンタ２７のカウント出力
をカウントすることにより、水平方向のデータ読み出し
アドレスＸｎを出力する。ラインカウンタ２９はバイト
カウンタ２Ｂのカウント出力をカウントし、カウンタ３
０はこのラインカウンタ２９のカウント出力に従って垂
直方向のデータ読み出しアドレスを発生する。この場合
、カウンタ３θはバイトカウンタ２８のアドレス切シ換
え周期の１周期内で上ラインＬｎ−１のデータ読み出し
アドレスＹｎ−１，現ラインＬｎのデータ読み出しアド
レスＹｎ　、下ラインＬｎ＋１のデータ読み出しアドレ
スＹｎ＋１といった垂直方向の３つのデータ読み出しア
ドレスを切り換え出力する。この動作は、ビットカウン
タ２７のカウント出力をデコードするビットデコーダ３
１から出力されるパルスＡＤＤＲＬＤＰ、、ＡＤＤＲＣ
Ｋ　　によって制御される。

このように、３つのラインＬｎ−１、Ｌｎ　、　Ｌｎ＋
１のデータ読み出しアドレス（Ｘｎ　、　Ｙｎ−１）　
、　（Ｘｎ。

Ｙｎ）、（Ｘｎ、Ｙｎ＋ｔ）　　を時分割で出力するこ
とにより％３つのライｙ　Ｌｎ−１，Ｌｎ　、　Ｌｎ十
ｔのデータも時分割で読み出される。このうち、１番最
初に読み出される上ラインＬｎ−１のデータはパルスＰ
ＬＰ、に従ってラッチ回路２５にラッチされ、２番目に
読み出される現ラインＬｎのデータはパルスＰＬＰｔに
従ってラッチ回路２６にラッチされる。各ラッチ回路２
５．２６にラッチされたデータと３番目に出力される下
ラインＬｎ＋１のデータはパルスＰ　ＬＤＰに従って同
一のタイミングでそれぞれ並列／直列変換回路２２　、
２３　。

２４にロードされる。

なお、パルスＰＬＰ、、ＰＬＰ、、ＰＬＤＰはビットデ
コーダ３１から出力される。

並列／直列変換回路２２　、、２４のデータは表示クロ
ックに従ってそれぞれスイッチ３２．３３を介してスム
ージング処理部３４に与えられる。

また、並列／直列変換回路２３のデータは表示クロック
に従って直接、スムージング処理部３４を与えられる。

このスムージング処理部３４は入カデータから現単位画
素が点接触によ如斜めの線を成す複数の倍画素の点接触
位置にあるかを判定し、あれば現単位画素を表示するデ
ータＹ′をアンド回路３５に与える。アンド回路３５は
表示画素以外は黒にするゲートで、この出力が輝度信号
Ｙと力る。

アンド回路３５のゲートパルスＰ、はバイトデコーダ３
６．ラインデコーダ３７から出力されるパルスＨＤ８１
１３．ＶＤＳＥをアンド回路３８に。

通すことによυ得られる。バイトデコーダ３６゜ライン
デコーダ３７はそれぞれ゛バイトカウンタ２８、ライン
カウンタ２９のカウント出力をデコードするもので、上
記パルスＨＤＳＲ，ＶＤ８Ｂの他に、それぞれ水平同期
信号ＳＨ％垂直同期信号Ｓｖを出力する。

スイッチ３２　、３．９は、ラインカウンタ２９のカウ
ント出力を計数するフィールドカウンタ３９から出力さ
れるフィールドインデックス信号ＰＩによって信号選択
動作が制御される。

すなわち、ＦＩが１１１１１（第１フイールド）ならば
スイッチ、９２，３．９はそれぞれ上ラインＬｎ−１％
　下ラインＬｎ＋ｔデータを選択１〜％ＦＩが°“０°
°　（第２フイールド）ならばこれとけ逆になる。

第３図はスムージング処理部３４の構成を示す回路図で
ある。

図において、上ラインＬｎ−１のデータは／表示クロッ
クＣＰをラッチパルスとする３（ＩｌｉＩのラッチ回路
４Ｚ〜４３を用いて３個の連続する単位画素Ａ分のデー
タがスムージングデコーダ４４に同時に入力される。ま
た、現ラインＬｎのデータも表示クロックＣＰをラッチ
パルスとする４個のラッチ回路４５〜４８を用いて５個
の連続する単位画素骨のデータがスムージングデコーダ
４４に同時に入力される。同様に、下ラインＬｎ−１の
データも表示クロックＣＰをラッチパルスとする３個の
ラッチ回路４９〜５１を用いて連続する３個の単位画素
分のデータがスムージングデコーダ４４に同時に入力さ
れる。これにより１合計１１個のデータがスムージング
デコーダ４４に同時に入力される。

この場合、第４図に示すように、上ラインＬｎ−１の３
個のデータ８゜〜８２それぞれが画像メモリ２Ｉから読
み出されるタイミングは、ＦラインＬ　ｎ　＋　１の３
個のデータ８６〜Ｓ、それぞれの読み出しタイミングと
同じである。また、現ラインＬｎの中央の３個のデータ
８３〜Ｓ、それぞれが画像メモリ２１から読み出される
タイミングは上ラインＬｎ−１や下ラインＬｎ＋１の３
個のデータの読み出しタイミングと同じである。現ライ
ンＬｎの５個のデータ”　３〜ＳＩＩ　＋　ｓｌｌ　ｌ
　ｓ　１０　のうち現単位画素のデータとり、ては中央
のデータＳ４が選定される。

スムージング処理部３４は現単位画素のデータＳ４及び
この現単位画素の周りの１０個の単位画素のデータＳ。

−８ｔ　＋　ｓ、　ｌ　ｓ、　＋　ｓ、〜Ｓ、　、　Ｓ
、。

Ｓ１０の計１１個のデータＳ。−８Ｉ□　を用いて、現
単位画素が斜めの線を成す複数の倍画素Ｃ同志の点接触
位置にあるか否かを判定ｊ７、点接触位置にある場合は
、現単位画素を表示するだめのデータＰを出力する。こ
れにより、第５図に示すように、複数の倍画素Ｃの点接
触によって構成される斜めの線の各点接触位置りの左右
に単位面素人が付加されることに々す、線の輪郭が太く
滑らかになり、非常に見やすくなる。

ここで％第６図〜第９図を中いて、スムージングデコー
ダ４４による単位面素人の付加動作を説明する。第６図
は４５°の左下がりの線の点接触位置りの右側に単位面
素人を付加する場合を示す。この場合、スムージングデ
コーダ４４け斜線を施すデータ”ｌ　＋　８！　＋　Ｓ
Ｒ’　＋　ｓ６．８１１　　が１１″°で、データ８Ｇ
　＋　ｓ、　＋　Ｓ５　＋　Ｓ７１８１０が°１０１゜
のとき、現単位画素が点接触位［ｉｌ　１）の右側にあ
るものとして、現単位画素を表示するだめの１１１１１
なるデータＰを出力する。

同様に第７図は左下りの線の点接触位置りの左側に単位
面素人をイ］加する場合を示す。また。

第８図及び第９図はそれぞれ４５°の右下りの線の点接
触位＃Ｄの右側、左側に単位画素Ａを付加する例を示す
。なお、第６図〜第９図において「×」　　印のデータ
は、上記判定動作において、その内容を特に問われない
データである。

以上の判定動作を論理式で示すと次式のようになる。

Ｐ−既・Ｓ、、８．・Ｓｌ・署・−・Ｓ・・夙・Ｓ、・
習。

＋８．・Ｓ、・Ｓ、・Ｓ４・Ｓ、・Ｓ６・Ｓ、・Ｓ８・
Ｓ、・Ｓｌ。

−１−ｓｏ・垢・Ｓ、・瓢・Ｌ−肌ゾトＳ、・Ｓ、・賜
十８゜”１　”８２’、８Ｓ”８４’８Ｂ’、Ｓｌ”８
ｍ・Ｓ＠’８１０上式において、右辺第１項〜第４項は
それぞれ、第６図〜第９図の処理を実行するための論理
式である。

々お、現単位画素のデータＳ４が０°１　ｎのときは、
先の第３図に示すラッチ回路４６から出力される現単位
画素のデータＳ４がデータＤＰとして、この現単位画素
の表示に使われる。すなわち、このデータＤＰとスムー
ジングデコーダ４４から出力されるデータＰはオア回路
５２を通してデータＹ′とされ、先の第１図のアンド回
路、９５に与えられる。

第１０図はスムージングデコーダ４４の構成を示す回路
図である。なお１図において、５５は１１個のデータ８
゜〜Ｓ１ｏの入力部であシ、これら１ａ＋個のデータＳ
。−８１６を直接入力するラインと反転するインバータ
回路■ＩＩ〜■□を有する。５６は上式の右辺第３項及
び第１項を出力するデコーダ部であり、ナンド回路Ｎ　
Ａ、、　−ＮＡ、。

ノア回路Ｎｏｎ　、　ＮＯ＋ｔから成る。この場合、ノ
ア回路ＮＯ，，、ＮＯ，！からそれぞれ第３項、第１項
が出力される。５ｖＦｉ同じく％笛２項、第４項を出力
するデコーダ部であり、ナンド回路ＮＡ■〜Ｎ　Ａ、、
　、　　ノア回路Ｎｏ、、　、　Ｎｏ、、から成る。

この場合、ノア回路Ｎ０１３１　Ｎ０１４はそれぞれ第
２項、第４項を出力する。これら４つのノア回路Ｎｏ、
、〜Ｎ０８４の出力をオア回路５５に通すことにより、
上式が得られる。

１例として、ノア回路Ｎｏ、、　　から出力される第３
項を説明すると、ナンド回路ＮＡ、、からはＳ３　＋８
４　＋８５　＋　Ｊｏが得られ、ナンド回路Ｎ　Ａ、２
からはｓ、＋ｓ、十ｓ、＋ｓ、　　が得られ、ナンド回
路ＮＡ、、からはＳ０＋８．　　が得られる。これら３
つのナンド回路Ｎ　Ａ、、〜ＮＡ、、の出力をノア回路
Ｎ　Ｏ，、に通すことにより、紀３項である８　−８−
８３・８．−８．・８６．８６．８．．８．．８．。

が得られる。

なお、上式はフィールドインデックス信号ＰＩが°ｌ　
ｌ　ＩＩ、つまり、第１フイールドの場合の論理式であ
る。しかし、フィールドインデックス信号ＦＩがＩＩ　
Ｏ″、つまり第２フイールドの場合でも、上ラインと下
ラインのデータを入れ換えることによって、上式の論理
式がそのまま使える。このデータの入れ換えは、先の第
１図に示すスイッチ３２．３３によってなされる。

ここで現ラインＬｎのデータとして５個のデータを用い
ることによる効果を説明する。

これを説明するに当り、第１１図に示すように、４つの
単位画素Ａで構成されるキャラクタパターン　「Ｏ」　
　を考える。このパターンを倍画素Ｃで表示すると第１
２図のようになる。このようなパターン　「○」がある
場合において、従来のように、現単位画素のデータとそ
の周囲８個の単位画素のデータを比較データとして画素
付加処理を行う場合を考える。この場合、上式の右辺第
１項からデータＳ、　、　Ｓ、。を削除１〜だ論理式に
よっては第１フイールドで第１３図に示すような画素付
加処理がなされ、同様に、第１項から第４項までの論理
式にζよる画素付加処理を行うと、第１４図のようにな
る。そしで、第２フイールドまで考えると、第１５図の
ようになり、パターン　ｒＯＪ　　が　「・」　となっ
てしまう。

これに対し、この実施例のように、現ラインＬｎのデー
タとして従来のものに、さらにデータＳ１Ｓ、◎を付加
したデータを用いる構成では。

第１６図に■として示すように、例えば点接触位置り、
の右側に現単位画素がある場合、上式の第１項において
、データ自−」が“ｌＯ″１となる。これにより、この
第１項の論理出力”０°１となり、現単位画素の表示は
なされない。これは、現単位画素が点接触位＠Ｄ　、の
左側にある場合（第１６図の■の場合）や他の点接触位
置り、−Ｄ、の各右側や左側にある場合（第１６図の◎
〜■）も同じである。

なお、このような効果は、第１７図に示すように、現ラ
インＬｎより２つ上のラインＬｎ　−２のデータＳ、と
２つ下のラインＬｎ＋２のデータ８１０を用いても得ら
れる。

以上詳述したように、この実施例は、単位画素単位で画
素付加処理を行うものであるから、斜めの線が倍画素で
形成される場合であっても。

線の輪郭を太く滑らかにすることができ、非常に見やす
い線を得ることができる。

なお、この発明は倍画素で形成寞れた斜めの線のスムー
ジング処理にのみ遠目されるものではなく、単位画素よ
り大きい拡大画素で形成される線のスムージング処理一
般に適用可能で、この場合でも、従来の半画素を付加す
る処理よりも見やすい線を得ることができる。

また、この発明は単一の線だけでなく各種キャラクタパ
ターンの輪郭を成す斜めの線のスムージング処理にも適
用できることは勿論である。

〔発明の効果］このようにこの発明によれば、拡大表示の斜めの線の輪
郭を太く、滑らかにすることができるスムージング処理
装置を提供することができる。

【図面の簡単な説明】

第１図はこの発明の一実施例の構成を示す回路図、第２
図は第１図の動作を説明するだめのタイミングチャート
、第３図は第１図のスムージング処理部の構成を示す回
路図、第４図は第３図に示すスムージングデコーダに対
するデータ入力を説明するだめの図、第５図は一実施例
のスムージング処理を説明するための図、第６図乃至第
９図はスムージングデコーダの動作を説明するだめの図
、第１０図はスムージングデコーグの構成を示す回路図
、第１１図乃至第１６図は現ラインのデータを５個用い
たことによる効果を説明するだめの図、第１７図はスム
ージングデコーダに対するデータ入力の異なる例を示す
図、第１８図は単位画素で構成される斜めの線を示す図
、第１９図は従来のスムージング処理を示す図、第２０
図はスムージング処理のための従来のデータ入力を示す
図、第２１図は従来のスムージング処理装置の構成を示
す回路図、第２２図は従来の問題を説明するだめの図で
ある。２Ｉ・・・画像メモリ、２２〜２４・・・並列／直列変
換回路、２５．２６・・・ラッチ回路、２７・・・ビッ
トカウンタ、２８・・・バイトカウンタ、２９・・・ラ
インカウンタ、３０・・・・カウンタ、３１・・・ビッ
トデーｒ−ダ、３２．３３・・・スイッチ、３４・・・
スムージング処理部、３５，３１１・・・アンド回路、
３６・・・バイトデコーダ、３７・・・ラインデコーダ
、３９・・・フィールドカウンタ、４１〜４３．４５〜
５１・・・ラッチ回路、４４・・・スムージングデコー
ダ、５２・・・オア回路、５５・・・データ入力部、５
６．５７・・・デコーダ部、５５・・・オア回路。

Claims

【特許請求の範囲】拡大されたキャラクタパターンのデータを記憶するメモ
リ手段と、このメモリ手段から表示しようとするライン及びその上
下の複数のラインのデータを読み出すデータ読み出し手
段と、このデータ読み出し手段から読み出されたデータのうち
、表示しようとする単位画素及びその周囲の複数の単位
画素を使って、上記表示しようとする単位画素が複数の
拡大画素の点接触によって形成される斜めの線の点接触
位置にあるか否かを判定し、点接触位置にあれば、表示
しようとする単位画素を表示するためのデータを出力す
るスムージング処理手段とを具備したスムージング処理
装置。