JPS61214465A - 固体撮像装置 - Google Patents
固体撮像装置Info
- Publication number
- JPS61214465A JPS61214465A JP60054916A JP5491685A JPS61214465A JP S61214465 A JPS61214465 A JP S61214465A JP 60054916 A JP60054916 A JP 60054916A JP 5491685 A JP5491685 A JP 5491685A JP S61214465 A JPS61214465 A JP S61214465A
- Authority
- JP
- Japan
- Prior art keywords
- region
- gate
- source
- control gate
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/10—Integrated devices
- H10F39/12—Image sensors
- H10F39/196—Junction field effect transistor [JFET] image sensors; Static induction transistor [SIT] image sensors
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は感度増倍機能を有する固体撮像装置に関わるも
のである。
のである。
従来の技術
従来、感度増倍機能は光検出用のフォトダイオードをフ
ォトトランジスタとする事により実現している。フォト
トランジスタは、バイポーラトランジスタ（ＲＰＴ ）
でも、電界効果トランジスタ（ＦＩＣＴ）でも実現でき
るが、性能的にＢＰＴ 。
ォトトランジスタとする事により実現している。フォト
トランジスタは、バイポーラトランジスタ（ＲＰＴ ）
でも、電界効果トランジスタ（ＦＩＣＴ）でも実現でき
るが、性能的にＢＰＴ 。
ＦＥＴを上回る静電誘導トランジスタ（ＳＩＴ）を用い
た固体撮像装置が提案されている。（特開昭５８−１０
５６７２号公報、特開昭６９−４５７８１号公報、又は
、ＩＫＥＩＣＴｒ２Ｌｎｓ 、 ｖｏｌＥＤ−２６、Ｎ
（１１２、Ｐ１９７０〜１９７７（１９７９）などを参
照） 第３図は、従来の感度増倍機能を有するＳＩＴ型固体撮
像装置の１画素部分の断面構造を示す図であり、入射光
側の透明電極３ｏ１ 、ドレインとな石ｎ＋領域３０２
．低不純物領域３０３，７０−チイングゲート領域３０
４．ソース領域３０５が、ＳＩＴ型フォトトランジスタ
部３０８を構成し、ゲート用の１領域３０７．ソースの
ｐ＋領域３０８．低不純物濃度領域３０９．フローティ
ングゲート領域３０４が、ゲート領域３０４内の正孔に
対するリセット・トランジスタ部３１０を構成する。
た固体撮像装置が提案されている。（特開昭５８−１０
５６７２号公報、特開昭６９−４５７８１号公報、又は
、ＩＫＥＩＣＴｒ２Ｌｎｓ 、 ｖｏｌＥＤ−２６、Ｎ
（１１２、Ｐ１９７０〜１９７７（１９７９）などを参
照） 第３図は、従来の感度増倍機能を有するＳＩＴ型固体撮
像装置の１画素部分の断面構造を示す図であり、入射光
側の透明電極３ｏ１ 、ドレインとな石ｎ＋領域３０２
．低不純物領域３０３，７０−チイングゲート領域３０
４．ソース領域３０５が、ＳＩＴ型フォトトランジスタ
部３０８を構成し、ゲート用の１領域３０７．ソースの
ｐ＋領域３０８．低不純物濃度領域３０９．フローティ
ングゲート領域３０４が、ゲート領域３０４内の正孔に
対するリセット・トランジスタ部３１０を構成する。
この例では、光入射に伴ない、ｎ＋領域３０６内の初期
存在の電子がｎ＋領域３０２へ流れるという電子空乏動
作を用いている。
存在の電子がｎ＋領域３０２へ流れるという電子空乏動
作を用いている。
ここで、ゲート領域３０４の容量をＣＧ 、ソース領域
３０６の容量をＣ８で表わし、その比をＭとする。
３０６の容量をＣ８で表わし、その比をＭとする。
Ｏｓ／Ｃｃ＝Ｍ （但しＯｓ ＞ Ｃｃ ） ・
・・−・（１）この時、光生成した正孔Ｑｈがゲート領
域３０４に蓄積して電位がΔＶｃ変化すると、これに対
応してソース領域３０６内の電子Ｑｅが、ドレインのｎ
＋領域３０２側に流れる。すなわち、Ｑｅ ＝ Ｏｓ
ＡＶｃ ＝ ＭＣｃ Ａ Ｖｃ ＝ ＭＱｈ −−
（２）となり、正孔のＭ倍の電子の流れという動作で増
倍効果が実現する。（但し、（２）では、読出し時にソ
ース領域３０６が電気的に７０−ティングの場合を仮定
している。） 発明が解決しようとする問題点 しかしながら、上記のような構成では、フローティング
ゲート領域３０４の正孔に対するリセット・トランジス
タ部３１０がめるため、１画素の構成要素が多く高密度
化が困難という問題点を有する。
・・−・（１）この時、光生成した正孔Ｑｈがゲート領
域３０４に蓄積して電位がΔＶｃ変化すると、これに対
応してソース領域３０６内の電子Ｑｅが、ドレインのｎ
＋領域３０２側に流れる。すなわち、Ｑｅ ＝ Ｏｓ
ＡＶｃ ＝ ＭＣｃ Ａ Ｖｃ ＝ ＭＱｈ −−
（２）となり、正孔のＭ倍の電子の流れという動作で増
倍効果が実現する。（但し、（２）では、読出し時にソ
ース領域３０６が電気的に７０−ティングの場合を仮定
している。） 発明が解決しようとする問題点 しかしながら、上記のような構成では、フローティング
ゲート領域３０４の正孔に対するリセット・トランジス
タ部３１０がめるため、１画素の構成要素が多く高密度
化が困難という問題点を有する。
また、フォト・トランジスタ部３０６が電子空乏動作を
するため、周辺回路も電子空乏動作に対応せねばならず
、汎用的でない。そこで一般的な電子蓄積動作をする構
造（例えば、第３図の絶縁物領域３１０をｎ＋領域３０
２まで延長し、低不純物領域３０３とｐ 領域３０４を
入れかえるとソースというべ＠ｎ＋領域３０２からフロ
ーティング・ドレインというべきｎ 領域３０６に電子
が注入される。）をとればよいが、ＳＩＴの非飽和電流
特性のために、電子蓄積型で用いる場合、蓄積しｔ電子
がもたらす電位変化によりＤＩ）Ｃ（ダイナミ、ツク・
ドレイン・コンダクタンス）効果と呼ばれる好ま］、＜
ない帰還効果が生じゲートの電位障壁が変調を受け、入
射光の強度により増倍率が変化するという問題が生じる
。
するため、周辺回路も電子空乏動作に対応せねばならず
、汎用的でない。そこで一般的な電子蓄積動作をする構
造（例えば、第３図の絶縁物領域３１０をｎ＋領域３０
２まで延長し、低不純物領域３０３とｐ 領域３０４を
入れかえるとソースというべ＠ｎ＋領域３０２からフロ
ーティング・ドレインというべきｎ 領域３０６に電子
が注入される。）をとればよいが、ＳＩＴの非飽和電流
特性のために、電子蓄積型で用いる場合、蓄積しｔ電子
がもたらす電位変化によりＤＩ）Ｃ（ダイナミ、ツク・
ドレイン・コンダクタンス）効果と呼ばれる好ま］、＜
ない帰還効果が生じゲートの電位障壁が変調を受け、入
射光の強度により増倍率が変化するという問題が生じる
。
本発明は以上の点に鑑み、電子蓄積動作でＤＤＧ効果の
ない感度増倍機能を実現し、リセット・トランジスタ部
を簡略化して高密度化に適した固体撮像装置の提供を目
的とする。
ない感度増倍機能を実現し、リセット・トランジスタ部
を簡略化して高密度化に適した固体撮像装置の提供を目
的とする。
問題点を解決するための手段
本発明者により、ＳＩＴの大きなｇｍを維持したまま、
理想的な飽和特性（従ってＤＤＣ効果は生じない。）を
実現する新しい５ＩＴ（これをＩｄｅａｌ Ｓａｔｕｒ
ａｔｉｎｇ ０ｐｅｒａｔｉｏｎ −Ｓ Ｉ Ｔ 、略
して’１８０−８ＩＴ’と呼ぶ。）が提案されている。
理想的な飽和特性（従ってＤＤＣ効果は生じない。）を
実現する新しい５ＩＴ（これをＩｄｅａｌ Ｓａｔｕｒ
ａｔｉｎｇ ０ｐｅｒａｔｉｏｎ −Ｓ Ｉ Ｔ 、略
して’１８０−８ＩＴ’と呼ぶ。）が提案されている。
（特願昭５９−７８８６７）
このｌ５Ｏ−３ＩＴは１対のゲート領域を有するが、本
発明はその一方のゲート領域を光生成した正孔の蓄積ゲ
ート領域とし、他方のゲート領域を、読出しなどのリー
ド（ｒｅａｄ ）動作と、破壊読出しに対応するリセッ
ト（ｒｅｓｅｔ ）動作の制御ゲート領域とし、蓄積領
域としてのゲート領域内の正孔の量に対応してソース領
域から鞍部点状の電位障壁を越えて注入した正孔のＭ倍
の電子を蓄積するドレイン領域を備えた固体撮像装置で
ある。
発明はその一方のゲート領域を光生成した正孔の蓄積ゲ
ート領域とし、他方のゲート領域を、読出しなどのリー
ド（ｒｅａｄ ）動作と、破壊読出しに対応するリセッ
ト（ｒｅｓｅｔ ）動作の制御ゲート領域とし、蓄積領
域としてのゲート領域内の正孔の量に対応してソース領
域から鞍部点状の電位障壁を越えて注入した正孔のＭ倍
の電子を蓄積するドレイン領域を備えた固体撮像装置で
ある。
作用
本発明は上記した構成で、ｌ５Ｏ−３ＩＴの１対のゲー
トを蓄積ゲートと制御ゲートに使い分けることにより、
独立にリセット・トランジスタを設ける必要がなくなり
、高密度化に有利となる。
トを蓄積ゲートと制御ゲートに使い分けることにより、
独立にリセット・トランジスタを設ける必要がなくなり
、高密度化に有利となる。
一方、ソース領域から電位障壁を越えて注入された電子
がフローティング・ドレイン領域に蓄積するに伴なイＤ
Ｄ Ｇ （Ｄｙｎａｍｉｃ Ｄｒａｉｎ Ｃｏｎｄｕ
ｃｔａｎｃｅ）効果により７電位障壁がより高くなろう
とするとｌ５Ｏ−３ＩＴの成立条件（後述）により自動
的に制御ゲート領域からソース領域へ正孔が流れ、電位
障壁の変動は抑えられるので、本発明において、ＤＤＣ
効果による悪影響は存在しない。
がフローティング・ドレイン領域に蓄積するに伴なイＤ
Ｄ Ｇ （Ｄｙｎａｍｉｃ Ｄｒａｉｎ Ｃｏｎｄｕ
ｃｔａｎｃｅ）効果により７電位障壁がより高くなろう
とするとｌ５Ｏ−３ＩＴの成立条件（後述）により自動
的に制御ゲート領域からソース領域へ正孔が流れ、電位
障壁の変動は抑えられるので、本発明において、ＤＤＣ
効果による悪影響は存在しない。
実施例
実施例の説明に入る前に”ｌ５Ｏ−３ＩＴ’の説明を行
なう。
なう。
第４図（＆） ｆｄ、横型に形成した接合ゲート型’ｌ
５Ｏ−３ＩＴ’の上面図、同（ｂ）はチャネル方向に沿
ったＡ−Ａ’ 断面図、同（Ｃ）はチャネル方向と直角
な面に沿ったｃ−ｃ’ 断面図、同（（１）は’ｌ５
Ｏ−８ＩＴ’の記号’ｒ示ｆ。
５Ｏ−３ＩＴ’の上面図、同（ｂ）はチャネル方向に沿
ったＡ−Ａ’ 断面図、同（Ｃ）はチャネル方向と直角
な面に沿ったｃ−ｃ’ 断面図、同（（１）は’ｌ５
Ｏ−８ＩＴ’の記号’ｒ示ｆ。
第４図において、ｐ基板４０１（不純物密度Ｎ＝＝ １
ｏ１２〜１ｏ１７α−３）上にｎ−ウェル４０２（Ｎ
” １０１２” １０” ０ｎ−５） カ形成ｇｎ、コ
ｏｎ−ウェル１０２内表面にソースのｎ＋領域４０３（
Ｎ＝＝１０” 〜１０”ａｔｔ−’ ）、ドレインノｎ
＋領域４０４ （Ｎ＝１０” 〜１０” ｃＩＩＩ−５
）、１対のゲートのｐ＋領域４０６及び４０６’ （Ｎ
＝１０”〜１ｏ ｃＩＩＩ ）が形成１れ、ソース電極
４０６、ドレイン電極４０７、ゲート電極４０Ｂが絶縁
膜４０９のコンタクト窓を通して対応する領域と接触す
る。
ｏ１２〜１ｏ１７α−３）上にｎ−ウェル４０２（Ｎ
” １０１２” １０” ０ｎ−５） カ形成ｇｎ、コ
ｏｎ−ウェル１０２内表面にソースのｎ＋領域４０３（
Ｎ＝＝１０” 〜１０”ａｔｔ−’ ）、ドレインノｎ
＋領域４０４ （Ｎ＝１０” 〜１０” ｃＩＩＩ−５
）、１対のゲートのｐ＋領域４０６及び４０６’ （Ｎ
＝１０”〜１ｏ ｃＩＩＩ ）が形成１れ、ソース電極
４０６、ドレイン電極４０７、ゲート電極４０Ｂが絶縁
膜４０９のコンタクト窓を通して対応する領域と接触す
る。
第４図の丸印４１０は、鞍部点状の電位障壁が存在する
場所で固有ゲート領域４１０と呼称する。
場所で固有ゲート領域４１０と呼称する。
また、ソース領域４０３と固有ゲート領域４１０との間
の直列抵抗を”８％固有ゲート領域４１０とゲート領域
４０５との間の直列抵抗をｒｃｃｓゲート領域４０ｆ５
とソース領域４０３との間の直列抵抗をｒＧｓとして ｒｃｓ ＞ ｒｃｃ ＋ ｒｓ
−−−−−・（３）が成立つ様に、レイアウト、寸法、
不純物分布を決める。なお、ゲートの１対のｐ＋領域４
０６゜４０６′は電子の流れるチャネルをはさむ様に配
置し、その間隔ＷＧを小さくして、固有ゲート領域４１
０に鞍部点状の電位障壁が確実に生じる様にすることが
必要である。ゲートのｐ＋領域４ｏ６゜４０６′に接す
るｎ−ウェルの空乏層の幅をｘｙ、とすれば、 ＷＧ＜２ｚｍ ・・・・・・（４）が許容
条件としτ考えられる。
の直列抵抗を”８％固有ゲート領域４１０とゲート領域
４０５との間の直列抵抗をｒｃｃｓゲート領域４０ｆ５
とソース領域４０３との間の直列抵抗をｒＧｓとして ｒｃｓ ＞ ｒｃｃ ＋ ｒｓ
−−−−−・（３）が成立つ様に、レイアウト、寸法、
不純物分布を決める。なお、ゲートの１対のｐ＋領域４
０６゜４０６′は電子の流れるチャネルをはさむ様に配
置し、その間隔ＷＧを小さくして、固有ゲート領域４１
０に鞍部点状の電位障壁が確実に生じる様にすることが
必要である。ゲートのｐ＋領域４ｏ６゜４０６′に接す
るｎ−ウェルの空乏層の幅をｘｙ、とすれば、 ＷＧ＜２ｚｍ ・・・・・・（４）が許容
条件としτ考えられる。
以下は、チャネル部であるｎ−ウェル４０２が拡散電位
だけでピンチオフする様にし、ゲートのｐ＋領域４０５
及び４０６′に順方向電圧を印加して動作するエンハン
スメント争モードについて説明する。
だけでピンチオフする様にし、ゲートのｐ＋領域４０５
及び４０６′に順方向電圧を印加して動作するエンハン
スメント争モードについて説明する。
第４図に示す様にゲートの１対のｐ 領域４０５及び４
ｏ６′の間隔ＷＧを狭くする事により、ソースのｎ＋領
域４０３近傍の固有ゲート領域４１０のチャネル電位は
一他のｎ−ウェル４０２内の電位より低くなって、ソー
スのｎ＋領域４０３からドレインのｎ＋領域４０４に向
かって流れる電子にとって第６図に示す様な電位障壁６
０１となり、この電位障壁５０１の高さによりソースの
ｎ＋領域４０３からドレイン側に注入される電子の量が
制御される。この時、ソースのｎ＋領域４０３と固有ゲ
ート領域４１０との距離は十分小さく設定しているため
、ソースのｎ＋領域４０３と固有ゲート領域４１０との
間の抵抗ｒ３は小さく、相互コンダクタンス（ｒ、との
積は１以下となり、ＳＩＴ特有の太きＺＧｍが実現され
る。
ｏ６′の間隔ＷＧを狭くする事により、ソースのｎ＋領
域４０３近傍の固有ゲート領域４１０のチャネル電位は
一他のｎ−ウェル４０２内の電位より低くなって、ソー
スのｎ＋領域４０３からドレインのｎ＋領域４０４に向
かって流れる電子にとって第６図に示す様な電位障壁６
０１となり、この電位障壁５０１の高さによりソースの
ｎ＋領域４０３からドレイン側に注入される電子の量が
制御される。この時、ソースのｎ＋領域４０３と固有ゲ
ート領域４１０との距離は十分小さく設定しているため
、ソースのｎ＋領域４０３と固有ゲート領域４１０との
間の抵抗ｒ３は小さく、相互コンダクタンス（ｒ、との
積は１以下となり、ＳＩＴ特有の太きＺＧｍが実現され
る。
一方、ゲルトのｐ＋領域４０Ｂ及び４０６′には順バイ
アス電圧が印加１れると（３）式が成立しているのでゲ
ートのｐ＋領域４０６及び４ｏ５′からｎ−ウェル４０
２内に注入され念正孔は＃ ｐ＋ｎ″″ｎ十′接合の順
方向電流とし℃、固有ゲート領域４１０を経由してソー
スのｎ 領域４０３に流れこむ。
アス電圧が印加１れると（３）式が成立しているのでゲ
ートのｐ＋領域４０６及び４ｏ５′からｎ−ウェル４０
２内に注入され念正孔は＃ ｐ＋ｎ″″ｎ十′接合の順
方向電流とし℃、固有ゲート領域４１０を経由してソー
スのｎ 領域４０３に流れこむ。
この様子は第６図に示している。 ｐｎｎ接合の順方向
電流が流れる事により、固有ゲート領域４１０の電位障
壁６０１は′ｐ ＋ ｎ−ｎ ＋ ′接合電圧で一義的
に決まる。（これはＩ＝Ｉｏｅｘｐ立つ事から明らかで
ある。）つまり、ゲートのｐ＋領域４０６及び４０６′
に印加され比電圧の静電誘導効果によっτ電位障壁６０
１の電位が決まるのではなく、接合電流工に規定される
接合電圧Ｖにより決まるのである。この結果ドレインの
ｎ＋領域４０４から静電誘導効果により電位障壁６０１
に作用する事はなくなり、電圧電流特性はドレイン電圧
に対して飽和特性を示すことになる。
電流が流れる事により、固有ゲート領域４１０の電位障
壁６０１は′ｐ ＋ ｎ−ｎ ＋ ′接合電圧で一義的
に決まる。（これはＩ＝Ｉｏｅｘｐ立つ事から明らかで
ある。）つまり、ゲートのｐ＋領域４０６及び４０６′
に印加され比電圧の静電誘導効果によっτ電位障壁６０
１の電位が決まるのではなく、接合電流工に規定される
接合電圧Ｖにより決まるのである。この結果ドレインの
ｎ＋領域４０４から静電誘導効果により電位障壁６０１
に作用する事はなくなり、電圧電流特性はドレイン電圧
に対して飽和特性を示すことになる。
以上が’ｌ５Ｏ−８ＩＴ’の原理であり、これを受光素
子に応用するのが本発明でめり、以下、実施例を図面を
用いて説明する。
子に応用するのが本発明でめり、以下、実施例を図面を
用いて説明する。
第１図（＆）は、横型に形成した本発明の一実施例にお
ける”ｌ５Ｏ−３ＩＴ’型フオトトランジスタの数画素
分の上面図、同図（ｂ）は、チャネル方向に沿った人−
Ａ′ 断面図、同図（Ｃ）はチャネルと直角な面に沿っ
たｃ−ｃ’断面図、同図（ｄ）は表示記号、同図（ｅ）
ｌ’１ｔ＝Ｘ−Ｙアドレス方式の撮像素子の回路構成図
を示す。
ける”ｌ５Ｏ−３ＩＴ’型フオトトランジスタの数画素
分の上面図、同図（ｂ）は、チャネル方向に沿った人−
Ａ′ 断面図、同図（Ｃ）はチャネルと直角な面に沿っ
たｃ−ｃ’断面図、同図（ｄ）は表示記号、同図（ｅ）
ｌ’１ｔ＝Ｘ−Ｙアドレス方式の撮像素子の回路構成図
を示す。
第１図において、ｐ基板１ｏ１（不純物密度Ｎ＝１０１
７〜１０２０ｔ７ｎ−５）上にｎ−ｚビ領域１０２（Ｎ
＝１０〜１ｏ Ｃ１ｎ ）が形成され、コノｎ″″エビ
領域１０２表面にソースのｎ＋ 領域１０３（Ｎ＝ １
０”〜１０２Ｑｆｆｉ−’ ） 、 ）”Ｌ／（７）ｎ
＋領域１０４（Ｎ＝１０ 〜１０ ｃｍ ）、光電
変換して生じた正孔を蓄積する蓄積ゲートのｐ＋領域１
０６（Ｎ＝１０ 〜１０ ｃｒｓ ）及び制御ゲー
トのｐ＋領域１０Ｓ （Ｎ＝１０”〜１０２０ＯＮ−５
）が形成され、ソース電極１０８．ドレイン電極１０９
、制御ゲート電極１１０が絶縁膜１０７のコンタクト窓
を通して対応する領域と接触する。
７〜１０２０ｔ７ｎ−５）上にｎ−ｚビ領域１０２（Ｎ
＝１０〜１ｏ Ｃ１ｎ ）が形成され、コノｎ″″エビ
領域１０２表面にソースのｎ＋ 領域１０３（Ｎ＝ １
０”〜１０２Ｑｆｆｉ−’ ） 、 ）”Ｌ／（７）ｎ
＋領域１０４（Ｎ＝１０ 〜１０ ｃｍ ）、光電
変換して生じた正孔を蓄積する蓄積ゲートのｐ＋領域１
０６（Ｎ＝１０ 〜１０ ｃｒｓ ）及び制御ゲー
トのｐ＋領域１０Ｓ （Ｎ＝１０”〜１０２０ＯＮ−５
）が形成され、ソース電極１０８．ドレイン電極１０９
、制御ゲート電極１１０が絶縁膜１０７のコンタクト窓
を通して対応する領域と接触する。
又絶縁のｉめのｎ＋領域１１１（Ｎ＝１０１７〜１、０
２０ｃｍ−３）が、ｎ行目の蓄積ゲートのｐ＋領域１０
６と（ｎ−）−１）行目の制御ゲートのｐ＋領域１０６
の間に形成嘔れる。
２０ｃｍ−３）が、ｎ行目の蓄積ゲートのｐ＋領域１０
６と（ｎ−）−１）行目の制御ゲートのｐ＋領域１０６
の間に形成嘔れる。
第１図において、丸印１１２は、鞍部点状の電位障壁が
存在する場所で、固有ゲート領域１１２と呼称する。
存在する場所で、固有ゲート領域１１２と呼称する。
第１図においても、ソースのｎ＋領域１０３と固有ゲー
ト領域１１２との間の抵抗Ｒｓ 、固有ゲート領域１
１２と制御ゲートのｐ＋領域１０６との間の抵抗をＲＣ
ＧＧ 、制御ゲートのｐ十領域１０６とソースのｎ＋領
域１０３との間の抵抗をＲＣＧＳとすれば、（３）式同
様 Ｒｃｃｓ ＞ Ｒｃｃｃ ＋ Ｒｓ ・
・・・・・（６）が成立する様に寸法、不純物分布が決
められる。
ト領域１１２との間の抵抗Ｒｓ 、固有ゲート領域１
１２と制御ゲートのｐ＋領域１０６との間の抵抗をＲＣ
ＧＧ 、制御ゲートのｐ十領域１０６とソースのｎ＋領
域１０３との間の抵抗をＲＣＧＳとすれば、（３）式同
様 Ｒｃｃｓ ＞ Ｒｃｃｃ ＋ Ｒｓ ・
・・・・・（６）が成立する様に寸法、不純物分布が決
められる。
今後、この様に構成嘔れた本実施例のｌ３Ｏ−３ＩＴを
、その特徴（すなわちソースとドレインとの間の電子の
チャネルと、蓄積ゲートと制御ゲートとの間の正孔のチ
ャネルが、エネルギー的には分離されながらも空間的に
交差している）から。
、その特徴（すなわちソースとドレインとの間の電子の
チャネルと、蓄積ゲートと制御ゲートとの間の正孔のチ
ャネルが、エネルギー的には分離されながらも空間的に
交差している）から。
「チャネル交差ＳＩＴ」又げ■ｏＬｅ ｃｈ２Ｌｎｎｅ
ｌ ＆Ｅｌｅｃｔｒｏｎ ｃｈａｎｎｅｌ ｐｒｏｓｓ
−３Ｉ Ｔ 、略してｒＨＩｃｃ−３ＩＴＪと呼称す
る。
ｌ ＆Ｅｌｅｃｔｒｏｎ ｃｈａｎｎｅｌ ｐｒｏｓｓ
−３Ｉ Ｔ 、略してｒＨＩｃｃ−３ＩＴＪと呼称す
る。
以下、’ＨＥＣ−３ＩＴ’型フォト会トランジスタの動
作を説明する。（なお、チャネル部は拡散電位だけでピ
ンチオフにする様にし、制御ゲートのｐ＋領領域正の電
圧を印加しτ動作するノーマリ・オフのエンハンスメン
トモードで説明する。）第１図に示す様に、蓄積ゲート
のｐ＋領域１０５と、制御ゲートのｐ 領域１０６の間
隔を固有ゲート領域１１２近傍で他の部分より狭くする
事により、ソースのｎ＋領域１０３の近傍の固有ゲート
領域１１２のチャネル電位が他のチャネル部分より低く
なって、ソースのｎ＋領域１０３からドレインのｎ 領
域１０４に向かって流れる電子にとって、第２図に示す
様な電位障壁が形成される。
作を説明する。（なお、チャネル部は拡散電位だけでピ
ンチオフにする様にし、制御ゲートのｐ＋領領域正の電
圧を印加しτ動作するノーマリ・オフのエンハンスメン
トモードで説明する。）第１図に示す様に、蓄積ゲート
のｐ＋領域１０５と、制御ゲートのｐ 領域１０６の間
隔を固有ゲート領域１１２近傍で他の部分より狭くする
事により、ソースのｎ＋領域１０３の近傍の固有ゲート
領域１１２のチャネル電位が他のチャネル部分より低く
なって、ソースのｎ＋領域１０３からドレインのｎ 領
域１０４に向かって流れる電子にとって、第２図に示す
様な電位障壁が形成される。
、光は、表面から主に蓄積ゲートのｐ＋領域１０６に入
射しｐ＋領域１０６内で正孔を生じるか−ｎｎ−エビ１
１０２内で電子・正孔対を生じる。ｐ＋領域１０５内で
生じた正孔、及びｎ〜 エビ領域１０２内で発生した正
孔はフローティング状態になされている蓄積ゲートのｐ
＋領域１０５に大部分が蓄積される。（ｎ−エビ領域１
０２内で生じた正孔の一部は制御ゲートのｐ＋領域１０
６に吸収される可能性があるが、正のバイアス電圧を印
７ＪＯｆるエンハンスメントモードの場合には無視でき
る。）この結果、第２図（２Ｌ）のポテンシャル分布図
に示す様に、蓄積ゲートのｐ＋領領域Ｑ５のポテンシャ
ルは正孔の蓄積に対応してΔＶＳＧだけ増加する。
射しｐ＋領域１０６内で正孔を生じるか−ｎｎ−エビ１
１０２内で電子・正孔対を生じる。ｐ＋領域１０５内で
生じた正孔、及びｎ〜 エビ領域１０２内で発生した正
孔はフローティング状態になされている蓄積ゲートのｐ
＋領域１０５に大部分が蓄積される。（ｎ−エビ領域１
０２内で生じた正孔の一部は制御ゲートのｐ＋領域１０
６に吸収される可能性があるが、正のバイアス電圧を印
７ＪＯｆるエンハンスメントモードの場合には無視でき
る。）この結果、第２図（２Ｌ）のポテンシャル分布図
に示す様に、蓄積ゲートのｐ＋領領域Ｑ５のポテンシャ
ルは正孔の蓄積に対応してΔＶＳＧだけ増加する。
読出し方法は、第１図（ｅ）に示す様に、垂直走査回路
１１４からパルスが制御ゲート電極１１０から制御ゲー
トのｐ＋領域１０６に印加される事で実行される。ｐ＋
領戟１０６に印’ＪＯされるパルスが正パルスであれば
、入射光のない場合には第２図（′ｂ）のポテンシャル
分布図に示す様に制御ゲートのｐ＋領域１０６のポテン
シャルがΔＶＣＣだけ増す。これに伴ない固有ゲート領
域１１２内の鞍部点状の電位障壁のポテンシャルが増加
し、電子に対する障壁としては低くなる為、ソースのｎ
＋領域１０３から電位障壁を越えて電子が注入され、ド
レインのｎ＋領域１０４に到達する。この様にして（ソ
ースのｎ＋領域１０３の電位が初期設定嘔れる。もし光
照射があれば、鞍部点状の電位障壁のポテンシャル（１
（ΔｖｓＧ十ΔＶｃｃ ）増すことにナリ、ΔＶＣＧは
初期設定に関わる電位なので、ΔｖｓＧに対応した電子
が、ソースのｎ＋領域１０３からドレインのｎ＋領域１
０４まで流れる。その量は、蓄積ゲートのｐ＋領域１０
６の容量をＣＳＣ。
１１４からパルスが制御ゲート電極１１０から制御ゲー
トのｐ＋領域１０６に印加される事で実行される。ｐ＋
領戟１０６に印’ＪＯされるパルスが正パルスであれば
、入射光のない場合には第２図（′ｂ）のポテンシャル
分布図に示す様に制御ゲートのｐ＋領域１０６のポテン
シャルがΔＶＣＣだけ増す。これに伴ない固有ゲート領
域１１２内の鞍部点状の電位障壁のポテンシャルが増加
し、電子に対する障壁としては低くなる為、ソースのｎ
＋領域１０３から電位障壁を越えて電子が注入され、ド
レインのｎ＋領域１０４に到達する。この様にして（ソ
ースのｎ＋領域１０３の電位が初期設定嘔れる。もし光
照射があれば、鞍部点状の電位障壁のポテンシャル（１
（ΔｖｓＧ十ΔＶｃｃ ）増すことにナリ、ΔＶＣＧは
初期設定に関わる電位なので、ΔｖｓＧに対応した電子
が、ソースのｎ＋領域１０３からドレインのｎ＋領域１
０４まで流れる。その量は、蓄積ゲートのｐ＋領域１０
６の容量をＣＳＣ。
ソースのｎ＋領域１０３の容量をＣｓ （＝ ｍｃｓｃ
）。
）。
蓄積ゲートのｐ＋領域１０６内に蓄積された光生成によ
る正孔をＱｈ、ソースのｎ＋領域１０３からドレインの
ｎ＋領域１０４に流れる電子をＱａとすれば、（２）式
と同様に Ｑｅ＝Ｃ８ΔＶＳＧ＝ｍｃｓａΔＶｓｃ＝ｍＱｈ・・・
・・・（６） が成り立ち、正孔のｍ倍の電子の流れという増倍動作が
実現する。
る正孔をＱｈ、ソースのｎ＋領域１０３からドレインの
ｎ＋領域１０４に流れる電子をＱａとすれば、（２）式
と同様に Ｑｅ＝Ｃ８ΔＶＳＧ＝ｍｃｓａΔＶｓｃ＝ｍＱｈ・・・
・・・（６） が成り立ち、正孔のｍ倍の電子の流れという増倍動作が
実現する。
しかも、この時、制御ゲートのｐ＋領域１０６には順バ
イアス電圧が印加されており、（（へ）式が成立してい
るので、制御ゲートのｐ 領域１０６からｎ−エビ領域
１０２内に注入された正孔は′ｐ＋ｎ−ｎ＋ ＃接合の
順方向電流として固有ゲート領域１１２を経由してソー
スのｎ＋領域１０３に流れこむ。この様子は第２図（ｂ
）に示しである。ｐ ｐ＋ｎｎ 接合の順方向電流
が流れる事により、固有ゲート領域１１２の電位障壁の
ポテンシャルは、ｐｎｎ 接合電圧から一義的に決
まる。
イアス電圧が印加されており、（（へ）式が成立してい
るので、制御ゲートのｐ 領域１０６からｎ−エビ領域
１０２内に注入された正孔は′ｐ＋ｎ−ｎ＋ ＃接合の
順方向電流として固有ゲート領域１１２を経由してソー
スのｎ＋領域１０３に流れこむ。この様子は第２図（ｂ
）に示しである。ｐ ｐ＋ｎｎ 接合の順方向電流
が流れる事により、固有ゲート領域１１２の電位障壁の
ポテンシャルは、ｐｎｎ 接合電圧から一義的に決
まる。
この様に鞍部点状の電位障壁の電位が、蓄積ゲートのｐ
＋領域１０５や制御ゲートのｐ 領域１０６から静電誘
導効果によって決まるのではなく、接合電流工に規定さ
れる接合電圧Ｖにより決まるのである。この結果、従来
のＳＩＴの様に、ドレインのｎ＋領域１０４から静電誘
導効果により鞍部点状の電位障壁に作用する事はなくな
り、理想的な電流飽和特性を示すので、好ましくない帰
還効果であるｎｎｃ効果は発生しない。
＋領域１０５や制御ゲートのｐ 領域１０６から静電誘
導効果によって決まるのではなく、接合電流工に規定さ
れる接合電圧Ｖにより決まるのである。この結果、従来
のＳＩＴの様に、ドレインのｎ＋領域１０４から静電誘
導効果により鞍部点状の電位障壁に作用する事はなくな
り、理想的な電流飽和特性を示すので、好ましくない帰
還効果であるｎｎｃ効果は発生しない。
以上、述べてきた様に、制御ゲートのｐ＋領域１０６に
正のパルスが印加された状態では、第２図（ｂ）からも
分かる様に、蓄積ゲートのｐ＋領域１０５に蓄積した正
孔が排出されないので、非破壊読出しとなる。
正のパルスが印加された状態では、第２図（ｂ）からも
分かる様に、蓄積ゲートのｐ＋領域１０５に蓄積した正
孔が排出されないので、非破壊読出しとなる。
破壊読出しのためには、制御ゲートのｐ＋領域１０６に
負のパルスを印加する事により、第２図（Ｃ）に示され
る様に蓄積ゲートのｐ＋領域１０６内の正孔は、制御ゲ
ートのｐ＋領域１０６に排出されて実現する。
負のパルスを印加する事により、第２図（Ｃ）に示され
る様に蓄積ゲートのｐ＋領域１０６内の正孔は、制御ゲ
ートのｐ＋領域１０６に排出されて実現する。
こうして、信号電荷がドレイン電極１０９上に移動した
後、第１図（ｅ５）に示す様な、水平走査回路１１５に
より、水平ＭＯＳスイッチ１１６を順次オンとする事に
より出力線１１７から外部に信号電圧としてとり出され
る。
後、第１図（ｅ５）に示す様な、水平走査回路１１５に
より、水平ＭＯＳスイッチ１１６を順次オンとする事に
より出力線１１７から外部に信号電圧としてとり出され
る。
以上の様に本実施例によれば、’ｌ５Ｏ−３ＩＴ’の１
対のゲートの一方を光電変換用の蓄積ゲートとし、他方
を読出し制御用の制御ゲートとすることにより、 ■ 制御ゲートに印加する電圧によって非破壊読出し、
破壊読出しが簡単に設定できる。
対のゲートの一方を光電変換用の蓄積ゲートとし、他方
を読出し制御用の制御ゲートとすることにより、 ■ 制御ゲートに印加する電圧によって非破壊読出し、
破壊読出しが簡単に設定できる。
■ 制御ゲートが、蓄積ゲート内の正孔をリセットする
機能を兼ねているので、高密度化に有利である。
機能を兼ねているので、高密度化に有利である。
■ ＨＥＧ−３ＩＴ型フオト・トランジスタは”ｌ５Ｏ
−３ＩＴ’の理想的な電流飽和特性を有するので、読出
し時に、ＤＤＣ効果による悪影響は生じない。
−３ＩＴ’の理想的な電流飽和特性を有するので、読出
し時に、ＤＤＣ効果による悪影響は生じない。
■ 増倍率ｍは、ソース容量Ｇｑ と箕情ゲート客量
Ｃ８Ｇとの比で決まる。すなわち、ｍ ＝ Ｃｓ／Ｃ８
Ｇ、Ｊ という特徴が得られる。
Ｃ８Ｇとの比で決まる。すなわち、ｍ ＝ Ｃｓ／Ｃ８
Ｇ、Ｊ という特徴が得られる。
なお、本実施例の各領域の極性を全て反転しても成立つ
事は明らかである。
事は明らかである。
発明の詳細
な説明した様に、本発明によれば、’ｌ５Ｏ−３ＩＴ’
の１対のゲートを蓄積ゲートと制御ゲートと使い分ける
ことにより、 ■ 光電変換部の蓄積ゲートからの信号電荷の読出しを
制御ゲートが行なうため躯動が簡単となる。
の１対のゲートを蓄積ゲートと制御ゲートと使い分ける
ことにより、 ■ 光電変換部の蓄積ゲートからの信号電荷の読出しを
制御ゲートが行なうため躯動が簡単となる。
■ 制御ゲートとソース間で形成δれる＃ ｐ＋ ｎ−
ｎ ＋ （ｐ接合の電流が電位障壁の電位を制御するの
で、ＤＤＣ効果の悪影響は生じない。
ｎ ＋ （ｐ接合の電流が電位障壁の電位を制御するの
で、ＤＤＣ効果の悪影響は生じない。
■ 破壊読出し、非破壊読出しの選択は、制御ゲートに
印加する電圧で行なわれる。
印加する電圧で行なわれる。
■ 破壊読出しに必要な、蓄積ゲート内の正孔のリセッ
ト機能を制御ゲートが兼ねているため、高密度化に有利
となる。
ト機能を制御ゲートが兼ねているため、高密度化に有利
となる。
■ 増倍率は、ソース容量Ｃ８と蓄積ゲート容量ＣＳＣ
との比（Ｃ８／ Ｃｓｃ ）で決まる。
との比（Ｃ８／ Ｃｓｃ ）で決まる。
などの効果が得られ、その実用的価値は大きい。
第１図（＆）は本発明の実施例のＨＥＣ−８ＩＴ型フオ
ト・トランジスタの上面図、同図（ｂ）はＡ−Ａ’断面
図、同図ｆ０１はｃ−ｃ’断面図、同図（ｄ）は表示記
号、同図（ｅ）Ｈｘ −ｙアドレス方式の２次元撮像素
子の回路構成図、第２図は本発明の実施例のＨＫＣ−８
ＩＴｆｉフオト・トランジスタのエネルギーバンド図で
あり、同図（＆）は蓄積ゲートに正孔が蓄積した状態の
エネルギーバンド図。同図（ｂ）は制御ゲートに読出し
用の正パルスが印加された状態のエネルギーバンド図、
同図（０） ｒｉ制御ゲートにリセット用の負パルスが
印加された状態のエネルギーバンド図、第３図はリセ７
）・トランジスタを有する従来のＳＩＴ型撮像素子の断
面構造図、第４図は横型に形成された’ｌ５Ｏ−３ＩＴ
’であり、同図（ａ）は上面図、同図（ｂ）はＡ−Ａ’
断面図、同図（Ｃ）ｖｉｃ −ｃ’断面図、同図（ｄ）
は表示記号、第６図は’ｌ５Ｏ−３ＩＴ”のエネルギー
バンド図を示すり１０１ ・・・ｐ基板、１０２・・・
・ｎ″″ エビ領域、１０３・・・・・・ｎ＋領領域ソ
ース）、１０４・・・・・・ｎ＋領領域ドレイン）、１
０５−・・・・ｐ＋領領域蓄積ゲート）、１０６・・・
・・・ｐ＋領領域制御ゲート）、１０８・・・・・・ソ
ース電極、１０９・・・・・・ドレイン電極、１１０・
・・・・・制御ゲート電極、１１１・・・・・・ｎ＋領
領域１１２・・・・・・固有ゲート領域。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名Ｊ［
１図 第１図 第 ２ 図
ｍ３−＋）−Ｘｎ”４４゜第２図 第３図 第５図 イＱ４，４Ｄ’Ｊ−−−ｎ”４４ｒｅζ。 ＃５，４σｒ’−ｐ中傾べ
ト・トランジスタの上面図、同図（ｂ）はＡ−Ａ’断面
図、同図ｆ０１はｃ−ｃ’断面図、同図（ｄ）は表示記
号、同図（ｅ）Ｈｘ −ｙアドレス方式の２次元撮像素
子の回路構成図、第２図は本発明の実施例のＨＫＣ−８
ＩＴｆｉフオト・トランジスタのエネルギーバンド図で
あり、同図（＆）は蓄積ゲートに正孔が蓄積した状態の
エネルギーバンド図。同図（ｂ）は制御ゲートに読出し
用の正パルスが印加された状態のエネルギーバンド図、
同図（０） ｒｉ制御ゲートにリセット用の負パルスが
印加された状態のエネルギーバンド図、第３図はリセ７
）・トランジスタを有する従来のＳＩＴ型撮像素子の断
面構造図、第４図は横型に形成された’ｌ５Ｏ−３ＩＴ
’であり、同図（ａ）は上面図、同図（ｂ）はＡ−Ａ’
断面図、同図（Ｃ）ｖｉｃ −ｃ’断面図、同図（ｄ）
は表示記号、第６図は’ｌ５Ｏ−３ＩＴ”のエネルギー
バンド図を示すり１０１ ・・・ｐ基板、１０２・・・
・ｎ″″ エビ領域、１０３・・・・・・ｎ＋領領域ソ
ース）、１０４・・・・・・ｎ＋領領域ドレイン）、１
０５−・・・・ｐ＋領領域蓄積ゲート）、１０６・・・
・・・ｐ＋領領域制御ゲート）、１０８・・・・・・ソ
ース電極、１０９・・・・・・ドレイン電極、１１０・
・・・・・制御ゲート電極、１１１・・・・・・ｎ＋領
領域１１２・・・・・・固有ゲート領域。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名Ｊ［
１図 第１図 第 ２ 図
ｍ３−＋）−Ｘｎ”４４゜第２図 第３図 第５図 イＱ４，４Ｄ’Ｊ−−−ｎ”４４ｒｅζ。 ＃５，４σｒ’−ｐ中傾べ
Claims (1)
- 【特許請求の範囲】 ソース領域とドレイン領域と前記ソース領域・ドレイン
領域間に第１の電荷担体の通路となるチャネルを形成す
るための高抵抗半導体領域と、第２の電荷担体を蓄積す
る蓄積ゲート領域と、第２の電荷担体を出し入れする制
御ゲート領域を備え、前記チャネルの前記ソース領域近
傍の鞍部点状の電位障壁と前記制御ゲート領域との間の
抵抗Ｒ＿Ｃ＿Ｇ＿Ｇ＿． 前記制御ゲート領域と前記ソース領域との間の抵抗Ｒ＿
Ｃ＿Ｇ＿Ｓ＿．前記ソース領域と前記電位障壁との間の
抵抗Ｒ＿Ｓとの間に Ｒ＿Ｃ＿Ｇ＿Ｓ＞Ｒ＿Ｓ＋Ｒ＿Ｃ＿Ｇ＿Ｇ が成立つようなフォト・トランジスタを受光素子とする
事を特徴とする固体撮像装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60054916A JPS61214465A (ja) | 1985-03-19 | 1985-03-19 | 固体撮像装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60054916A JPS61214465A (ja) | 1985-03-19 | 1985-03-19 | 固体撮像装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61214465A true JPS61214465A (ja) | 1986-09-24 |
Family
ID=12983929
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60054916A Pending JPS61214465A (ja) | 1985-03-19 | 1985-03-19 | 固体撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61214465A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07106551A (ja) * | 1993-09-01 | 1995-04-21 | Gold Star Electron Co Ltd | 電荷検出素子 |
| EP1790011A4 (en) * | 2004-08-20 | 2011-01-05 | Artto Aurola | SEMICONDUCTOR RADIATION DETECTOR WITH MODIFIED INTERNAL GATE STRUCTURE |
-
1985
- 1985-03-19 JP JP60054916A patent/JPS61214465A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07106551A (ja) * | 1993-09-01 | 1995-04-21 | Gold Star Electron Co Ltd | 電荷検出素子 |
| EP1790011A4 (en) * | 2004-08-20 | 2011-01-05 | Artto Aurola | SEMICONDUCTOR RADIATION DETECTOR WITH MODIFIED INTERNAL GATE STRUCTURE |
| EP2950346A3 (en) * | 2004-08-20 | 2016-03-16 | Artto Aurola | Semiconductor radiation detector with a modified internal gate structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10497737B2 (en) | Enhanced dynamic range imaging | |
| JPH0666446B2 (ja) | 固体撮像素子 | |
| JPH0312510B2 (ja) | ||
| Hynecek | BCMD-An improved photosite structure for high-density image sensors | |
| JPS6149822B2 (ja) | ||
| JPS59108461A (ja) | 固体撮像装置 | |
| US4616249A (en) | Solid state image pick-up element of static induction transistor type | |
| US4974043A (en) | Solid-state image sensor | |
| TWI577004B (zh) | 具有具中心接觸件之通道區域之光感測器 | |
| KR0139314B1 (ko) | 고체촬상장치 및 그 구동방법 | |
| JPS6147662A (ja) | 固体撮像装置 | |
| CN110581190A (zh) | 一种适应亚微米像素的utbb光电探测器、阵列和方法 | |
| JPH09275201A (ja) | 固体撮像素子 | |
| US4672412A (en) | High fill-factor ac-coupled x-y addressable Schottky photodiode array | |
| JPH0443428B2 (ja) | ||
| JPS61214465A (ja) | 固体撮像装置 | |
| CN87102223A (zh) | 固体摄象器 | |
| JPS59188278A (ja) | 半導体撮像装置 | |
| CN112787646A (zh) | 基于复合介质栅双晶体管光敏探测器的钳位电路 | |
| RU2517917C2 (ru) | Функционально-интегрированная ячейка фоточувствительной матрицы | |
| JP3246062B2 (ja) | フォトセンサシステム | |
| JPS6050101B2 (ja) | 固体撮像装置 | |
| JPH05102201A (ja) | 半導体装置 | |
| JPH0542828B2 (ja) | ||
| JPS62156859A (ja) | 固体撮像装置 |