JPS6121536A - マイクロプログラムのパツチ方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （技術分野） 本発明は、マイクロプログラムにより処理されるデータ
処理装置のマイクロプログラムのパッチ方式に関する。

（従来技術） 従来、この種のデータ処理装置に於けるマイクロプログ
ラムのパッチは、マイクロプログラムがロードされた時
に装置を停止させ、人手によシバ、チデータをサービス
グｐセ、すから投入あるいは、カードリーグ等から読込
ませて行なっているため、パッチをするための所要時間
が長いという欠点がある。

また性能評価のために何度も繰返し同一パッチを使用す
る場合には装置立上げ毎に毎回パッチを実施する指示を
せねばならずその時間の損失も大きいという欠点がある
。

（発明の目的） 本発明の目的は、サービスプロセ、すにパッチ情報を蓄
積しパッチ要求を保持しデータ処理装置にパッチタイミ
ング情報を与える手段をもち、データ処理装置は、前記
パッチタイミング情報に従い、サービスプロセ、すにバ
ッチ要求をすることによってパッチを自動化することに
よシ高遠にマイクロプログラムをパッチするマイクロプ
ログラムのパッチ方式を提供することにある。

（発明の構成） 本発明の装置は、制御記憶にまたは制御記憶と主記憶に
または主記憶に格納されたマイクロプログラムによ多処
理されるデータ処理装置のマイクロプログラムのパッチ
方式において、前記データ処理装置のマイクロプログラ
ムのパッチ情報を格納するパッチ情報格納手段と、前記
データ処理装置のマイクロプログラムを前記パッチ情報
に従ってパッチするパッチ手段と、前記データ処理装置
の゛マイクロプログラムの第１のパッチ要求を保持する
パッチ要求保持手段と前記データ処理装置のｉイノロブ
ログラムのパッチタイミング情報を保持するパッチタイ
ミング情報保持手段と、前記パッチタイミング情報に応
じて第２のバッチ要求を発生するパッチ要求発生手段と
、前記第２のパッチ要求に応答して前記パッチ要求保持
手段に第１のバッチ要求が保持されているときには前記
パ。

チ手段を作動せしめる制御手段とを含んで構成される。

（実施例） 次に本発明について図面を参照して詳細に説明する。

第１図は本発明の第１の実施例を示すプロ、り図である
。第１図に示すマイクロプログラムのパッチ方式は、主
記憶装置１と、主記憶アクセス制御装置２と、サービス
プロセッサインタフェース制御装置３と、チャネル制御
装置４と、中央処理装置５と、ｔ−ビスグロセ、？６と
から構成される。

次に主記憶装置１内にマイクロプログラムが記憶されて
いる中央４処理装置５のマイ久ログログラムをパッチす
る動作を機能フロー図第３図をも使用して説明する。

ディ′スク２０４と、フローピーディスク２０５と。

パッチ手段２０６と、パッチ対象２０７と、ＣＰＵ起動
手段２０８とから構成される。

まず、サービスプロセ、す６内のディスク２０４または
フロ、ビーディスク２０５にカードリーダ２０３あるい
はキーボード２０１からパッチ情報を人力し、蓄える。

次にパッチタイミングが指示されると該パッチタイミン
グ情報と第１のバッチ要求とｔ−茗一ビスグロセ、す６
のディスク２０４またはフロッピーディスク２０５に記
憶する。次にシステムの立上げが指示されると、サービ
スプロセ、す６からサービスプロセッサインタフェース
制御装置３ヘシステム立上げ指示がなされる。

そこでサービスプロセッサインタフェース制御装置３は
、主記憶装置１．主記憶アクセス制御装置２、チャネル
制御装置４．および中央処理装置５にハードウェアリセ
、トヲ指示する。各装置からのリセット終了信号をサー
ビスプロセッサインク７エース制御装置３が検出すると
サービスプロセ、す６に通知され、サービスプロセ、す
６はサービスプロセ、す６内のディスク２０４または７
０、ビーディスク２０５から主記憶装置１上に中央処理
装置５のマイクロプログラムおよびパッチタイミング情
報をロードする。そして、中央゛処理装置５に起動手段
２０８により起動指示をする。中央処理装置５は起動指
示を受けると主記憶装置１上のマイクロプログラムを中
央処理装置５内に取込んで実行を開始する。そして、主
記憶装置１上のパッチタイミング情報を解釈して、必要
なタイミングを中央処理装置５の内部に記憶する。そし
て、該当タイミングになると中央処理装置５は、サービ
スプ算セ、す６に第２のバッチ要求を出し、待ち状態と
なる。サービスプロセ、す６は、中央処理装置５からの
第２のパッチ要求に応答して第１のパッチ要求があるか
どうかをチェックし、あるときには蓄えたパッチ情報に
従いパッチ後、中央処理装置５に起動指示をする。次回
の立上げ時は、何も指示しなくても前記パッチタイミン
グでバッチがなされる。

第２図は本発明の第２の実施例を示すプロ、り図である
。第２図に示すマイクロプログラムのパッチ方式は、主
記憶装置１００と、チャネル制御装置１０１と、中央処
理装置１０２と、サービスプロセ、す１０３と、バス１
０４とから構成される。すなわち第２の実施例はバス構
成の場合を示し、制御部は果中化されておらず各装置に
分散している。かかる構成は中型以下のシステムに適用
できよう。

チャネル制御装置１０１のマイクロプログラムは、チャ
ネル制御装置１０１内の制御記憶に格納されるが制御記
憶は、ＲＡＭで構成されている。

中央処理後ｆｔ１Ｑ２のマイクロプログラムは、中央処
理装置１０２内の制御記憶に格納されているが、制御記
憶に入り切らない部分は、主記憶装置１００上に存在し
、必要な時は、制御記憶のオーバレイエリアに主記憶装
置１００から読み出してきて使用する。中央処理装置１
０２内の制御記憶もＲＡＭで構成されている。

上記構成のシステムにおいた、中央処理装置１０２内の
マイクロプログラムおよび主記憶装置１００上のマイク
ロプログラムをパッチする動作について前述の機能フロ
ー図第３図をも参照して説明する。

まず、サービスブロセ、す１０３内のディスク２０４ま
たはフロ、ビーディスク２０５にカードリーダ２０３あ
るいはキーボード２０１からバ。

チ情報を入力し、蓄える０次にバッチタイミング指示が
されると、パッチタイミング情報と第１のパッチ要求と
をサービスプロセッサ１０３のディスク２０４またはフ
ロ、ピーディスク２０５に記憶する。

次にシステムの立上げが指示されるとサービスプロセ、
す１０３からチャネル制御装置１０１゜中央処理装置１
０２および主記憶装置１００ヘハードウエアリセ、トが
指示される。各装置は、ハードウェアリセ、訃要求に従
いハードフェア内部のリセットを実行後サービスプロセ
、す１０３へ終了通知をする。サービスプロセ、す１０
３は、チャネル制御装置１０１の制御記憶にチャネル制
御装置１０１０マイクロプログラムをサービスプロセ、
す１０３内デイスク２０４またはフロ、ピーディスク２
０５からロードする。次に中央処理装置１０２の制御記
憶に中央処理装置１０２の対応するマイクロプログラム
をサービスプロセ、す１０３内デイスク２０４まには７
０．ピーディスク２０５からロードする。その後中央処
理装置１０２内゛　　　　　　　　　制御記憶上のマイ
クロプログラムのバッチが必要かどうか會パッチタイミ
ング情報と第１のパッチ要求とをチＬ、りし、必要であ
れはサービスプロセ、す１０３内デイスク２０４または
フロ、ビーディスク２０５上のパッチ情報に従い中央処
理装置１０２内の制御記憶にあるマイクロプログラム奢
パッチする。そして、ハツチタイミング情報を中央処理
装置１０２内レジスタにセ、トシ中央処理装置１０２に
起動手段２０Ｂにより起動指示をする。

中央処理装置１０２は起動指示を受けるとチャネル制御
装置１０１にプートロード（初期プログラムロード）要
求をする。チャネル制御装置１０１は、プートロード指
示を受けると配下のディスクから主記憶装置１００に中
央処理装置１０２の一部のマイクロプログラム等をプー
トロードする。

プートロードが完了すると中央処理装置１０２に通知さ
れ中央処理装置１０２はパッチタイミング情報を保持す
るレジスタをチェ、りし、パッチが必要ならサービスプ
ロセッサ１０３に第２のパ。

チ要求を出して待ち状態となる。

サービスグロセ、す１０３は第２のパッチ要求に応答し
て第１のパッチ要求があるかどうかをチェ、りし、ある
ときにはサービスプロセ、す１０３内デイスクまたは７
０．ピーディスクに蓄えであるバッチ情報に従いパッチ
手段２０６によＱパ。

チを行なう。バッチ終了後サービスプロセ、す１０３は
、中央処理装置１０２に起動手段２０８により起動指示
を出し、システムの運転が開始される。

°パッチ情報の蓄積手段は、ディスク、フロ、ピーディ
スク以外にもサービスプロセ、す上のＲＡＭ。

パズルメモリ、光ディスク、磁気カード等種々存在しう
る。また、パッチ要求を保持する手段としても、サービ
スプロセ、す内の制御フリ、プフロップ、レジスタファ
イル、ＲＡＭ、バブルメモリ。

光ディスク、磁気カード等種々存在しうる。

（発明の効果） 本発明には、サービスプ四セ、す内にパッチ情報を蓄え
、パッチ要求を保持し、マイクロプログラムロードがさ
れ所定のタイミングに、自動的にパッチをすることによ
り、高速にパッチできるという効果がある。

【図面の簡単な説明】

第１図は本発明の第１の実施例のプロ、り図、第２図は
本発明の第２の実施例のプロ、り図、第３図はパッチ動
作の機能的な流れを示す機能フロー図である。 １．１００・・・・・・主記憶装置、２・・・・・・主
記憶アクセス制御装置、３・・・・・・サービスプロセ
ッサインタフェース制御装置、４，１０１・・・・・・
チャネル制御装置、５，１０２・・・・・・中央処理装
置、６，１０３・・・・・・サービスプロセ、す、２０
１・・・・・・キーボード、２０２・・・・・・パッチ
情報カード、２０３・・・・・・カードリーダ、２０４
・・・・・・ディスク、２０５・・・・・・フロ。 ピーディスク、２０６・・・・・・バッチ手段、２０７
・・・・・・パッチ対象、２０８・・・・・・ＯＰＵ起
動手段。 力２圀 乃３閃

Claims (1)

1. 【特許請求の範囲】 制御記憶にまたは制御記憶と主記憶にまたは主記憶に格
   納されたマイクロプログラムにより処理されるデータ処
   理装置のマイクロプログラムのパッチ方式において、 前記データ処理装置のマイクロプログラムのパッチ情報
   を格納するパッチ情報格納手段と、 前記データ処理装置のマイクロプログラムを前記パッチ
   情報に従ってパッチするパッチ手段と、前記データ処理
   装置のマイクロプログラムの第１のパッチ要求を保持す
   るパッチ要求保持手段と、前記データ処理装置のマイク
   ロプログラムのパッチタイミング情報を保持するパッチ
   タイミング情報保持手段と、 前記パッチタイミング情報に応じて第２のパッチ要求を
   発生するパッチ要求発生手段と、 前記第２のパッチ要求に応答して前記パッチ要求保持手
   段に第１のパッチ要求が保持されているときには前記パ
   ッチ手段を作動せしめる制御手段とを含むことを特徴と
   するマイクロプログラムのパッチ方式。