JPS6121604A - 過負荷検出回路 - Google Patents
過負荷検出回路Info
- Publication number
- JPS6121604A JPS6121604A JP59142082A JP14208284A JPS6121604A JP S6121604 A JPS6121604 A JP S6121604A JP 59142082 A JP59142082 A JP 59142082A JP 14208284 A JP14208284 A JP 14208284A JP S6121604 A JPS6121604 A JP S6121604A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- overload
- power amplifier
- power supply
- load
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims abstract description 16
- 230000004913 activation Effects 0.000 claims description 2
- 239000003990 capacitor Substances 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 5
- 230000003213 activating effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/52—Circuit arrangements for protecting such amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/426—Indexing scheme relating to amplifiers the amplifier comprising circuitry for protection against overload
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明は、過負荷検出回路に関し、特にスピーカ等の負
荷を駆動する電力増幅器の過負荷検出回路に関する。
荷を駆動する電力増幅器の過負荷検出回路に関する。
費用技術
スピーカ等を駆動する電ツノ増幅器において、不慮の事
故等に一；り過負荷状態になった場合、出力段のパワー
トランジスタ等のパワー出力素子に過大電流が流れ、パ
ワートランジスタ、スピーカ等が破壊されてしまうので
、これらの保護を図る目的で過負荷検出回路が設けられ
る。
故等に一；り過負荷状態になった場合、出力段のパワー
トランジスタ等のパワー出力素子に過大電流が流れ、パ
ワートランジスタ、スピーカ等が破壊されてしまうので
、これらの保護を図る目的で過負荷検出回路が設けられ
る。
第１図に、プッシュプル増幅器の出力段に接続された従
来の過負荷検出回路の一例を示す。図において、プッシ
ュプル増幅器の出力段を構成するパワートランジスタＱ
＋ 、Ｑ２の各出力は、それぞれ抵抗Ｒ「を通してスピ
ーカ等の負荷ＲＬに供給される。ｉ−ランジスタＱ１の
エミッタとアースとの間には抵抗Ｒ１及びＲ２が直列接
続されて抵ｍＲｃ及び負荷ＲＬとブリッジを構成してい
る。
来の過負荷検出回路の一例を示す。図において、プッシ
ュプル増幅器の出力段を構成するパワートランジスタＱ
＋ 、Ｑ２の各出力は、それぞれ抵抗Ｒ「を通してスピ
ーカ等の負荷ＲＬに供給される。ｉ−ランジスタＱ１の
エミッタとアースとの間には抵抗Ｒ１及びＲ２が直列接
続されて抵ｍＲｃ及び負荷ＲＬとブリッジを構成してい
る。
抵抗Ｒ＋ 、Ｒ２による分圧点（Ａ＞にベースが、抵抗
ＲＥ及び負荷ＲＬの共通接続点（Ｂ）にエミッタがそれ
ぞれ接続されたトランジスタ３が設けられている。抵抗
Ｒ＋ 、Ｒ２は、負荷ＲＬが定格負荷時に（Ａ）点の電
位ＶＡが（Ｂ）点の電位ＶＢに比してＶＡ≦Ｖｅとなる
ように、すなわちＲ２／Ｒ１≦ＲＬ ／ ＲＥとなるよ
うに選定される。
ＲＥ及び負荷ＲＬの共通接続点（Ｂ）にエミッタがそれ
ぞれ接続されたトランジスタ３が設けられている。抵抗
Ｒ＋ 、Ｒ２は、負荷ＲＬが定格負荷時に（Ａ）点の電
位ＶＡが（Ｂ）点の電位ＶＢに比してＶＡ≦Ｖｅとなる
ように、すなわちＲ２／Ｒ１≦ＲＬ ／ ＲＥとなるよ
うに選定される。
トランジスタＱ３のベースと抵抗Ｒ２との間にダイオー
ドＤ１が接続されており、このダイオードＤ１はトラン
ジスタＱ３のベース−エミッタ間の逆耐圧保護及びレベ
ルシフトのためのものである。
ドＤ１が接続されており、このダイオードＤ１はトラン
ジスタＱ３のベース−エミッタ間の逆耐圧保護及びレベ
ルシフトのためのものである。
パワートランジスタＱ＋ 、Ｑ２の各コレクタには電源
回路１から電源電圧子Ｖｃｃ、−Ｖｃｃが供給される。
回路１から電源電圧子Ｖｃｃ、−Ｖｃｃが供給される。
この電源回路１は電源トランス２、整流ダイオードブリ
ッジ３及び平滑コンデンサＣ１゜Ｃ２からなり、その］
−ルド部すなわち電源トランス２のセンタータップＣＴ
が直接接地されている。
ッジ３及び平滑コンデンサＣ１゜Ｃ２からなり、その］
−ルド部すなわち電源トランス２のセンタータップＣＴ
が直接接地されている。
かかる構成において、負荷Ｒしが過負荷状態、づ−なわ
ちＲ１−＜ＲＦ ・Ｒ２／ Ｒ＋なる伯になったときに
・（Ｂ）点の電位ＶＢが（Ａ）点の電位Ｖ△に比して低
くなるためにトランジスタＱ３がオン状態となり、この
オン状態をもって過負荷検出がなされる。そして、例え
ば、接点Ｓが負荷Ｒ１−に直列に挿入されたリレー（図
示せず）をトランジスタＱ３のオン出力によって作動ゼ
しめて上記接点Ｓを開放状態とすることにより、−パワ
ートランジスタＱ＋ 、Ｑ２、負荷ＲＬを過大電流から
保護できるのである。１ このように構成された従来の過負荷検出回路では、電力
増幅器がＩＣ（集積回路〉化されている場合、抵抗Ｒ＋
−の抵抗値が不明であるばかりか端子も出ていないので
、ブリッジを組むことが出来ないという欠点があった。
ちＲ１−＜ＲＦ ・Ｒ２／ Ｒ＋なる伯になったときに
・（Ｂ）点の電位ＶＢが（Ａ）点の電位Ｖ△に比して低
くなるためにトランジスタＱ３がオン状態となり、この
オン状態をもって過負荷検出がなされる。そして、例え
ば、接点Ｓが負荷Ｒ１−に直列に挿入されたリレー（図
示せず）をトランジスタＱ３のオン出力によって作動ゼ
しめて上記接点Ｓを開放状態とすることにより、−パワ
ートランジスタＱ＋ 、Ｑ２、負荷ＲＬを過大電流から
保護できるのである。１ このように構成された従来の過負荷検出回路では、電力
増幅器がＩＣ（集積回路〉化されている場合、抵抗Ｒ＋
−の抵抗値が不明であるばかりか端子も出ていないので
、ブリッジを組むことが出来ないという欠点があった。
また、検出トランジスタＱ３のベース、エミッタ電位が
信号と共に正−負の間で変動りるので、コレクタの保護
回路とのインターフェースが難しいという欠点もあった
。
信号と共に正−負の間で変動りるので、コレクタの保護
回路とのインターフェースが難しいという欠点もあった
。
発明の概要
本発明は、上記のような従来のものの欠点を除去すべく
なされたもので、ＩＣ化された電力増幅器にも使用でき
ると共に、保護回路とのインターフェースも容易な過負
荷検出回路を提供することを目的とする。
なされたもので、ＩＣ化された電力増幅器にも使用でき
ると共に、保護回路とのインターフェースも容易な過負
荷検出回路を提供することを目的とする。
本発明による過負荷検出回路は、電源回路のコールド部
と基準電位点（接地電位点）との間に抵抗を接続すると
共に、電力増幅器の出力端と電源回路のコールド部（ア
ース側端部）との間に分圧回路を接続し、この分圧回路
の分圧点の上記基準電位点に対する電位差が所定レベル
を越えたときに作動づ−るスイッチング素子の作動をも
って過負荷検出とすることを特徴としている。
と基準電位点（接地電位点）との間に抵抗を接続すると
共に、電力増幅器の出力端と電源回路のコールド部（ア
ース側端部）との間に分圧回路を接続し、この分圧回路
の分圧点の上記基準電位点に対する電位差が所定レベル
を越えたときに作動づ−るスイッチング素子の作動をも
って過負荷検出とすることを特徴としている。
実 施 例
以下、本発明の実施例を図に基づいて詳細に説明する。
第２図は本発明の一実施例を示す回路図であり、図中第
１図と同等部分は同一符号によって示されている。図に
おいて、電源回路１のコールド部は小なる抵抗ＲＥを介
して基準電位点であるアースに接続され、電力増幅器４
の出力端と電源回路１のコールド部どの間には抵抗Ｒ＋
、Ｒ２及びダイオードＤ１ににる分圧回路が接続され
てブリッジを構成している。分圧回路の分圧点（Ａ）に
はスイッチング系子としてのトランジスタＱ３のベース
が、基準電位点（Ｂ）にはトランジスタＱ３のエミッタ
がイれぞれ接続されている。抵抗Ｒ＋。
１図と同等部分は同一符号によって示されている。図に
おいて、電源回路１のコールド部は小なる抵抗ＲＥを介
して基準電位点であるアースに接続され、電力増幅器４
の出力端と電源回路１のコールド部どの間には抵抗Ｒ＋
、Ｒ２及びダイオードＤ１ににる分圧回路が接続され
てブリッジを構成している。分圧回路の分圧点（Ａ）に
はスイッチング系子としてのトランジスタＱ３のベース
が、基準電位点（Ｂ）にはトランジスタＱ３のエミッタ
がイれぞれ接続されている。抵抗Ｒ＋。
Ｒ２は、従来と同様に、Ｒ２／Ｒ１≦１でＬ ／ ＲＥ
となるように選定される。ダイオード［〕１は、トラン
ジスタＱ３のベース−エミッタ間の逆耐圧保護及びレベ
ルシフトのために設けられたものである。
となるように選定される。ダイオード［〕１は、トラン
ジスタＱ３のベース−エミッタ間の逆耐圧保護及びレベ
ルシフトのために設けられたものである。
かかる構成において、電力増幅器４が負の信号の出力の
とき、コンデンサＣ２及び抵抗Ｒ４を通しｔ流れるリタ
ーン電流によって電源回路１のコールド部の電位は上昇
する。そして負荷ＲＬが過負荷状態、すなわちＲＬ ＜
ＲＥ・Ｒ２／Ｒ１となったどきトランジスタＱ３がオン
状態となり、このオン状態をもって過負荷検出がなされ
る。トランジスタＱ３のコレクタには電力増幅器４の出
力段のパワー素子や負荷Ｒしを過負荷による過入電流か
ら保護“丈るため゛の保護回路（図示せず）が接続され
ており、１〜ランジスタＱ３のオンによって当該保護回
路が作動する。この保護回路としては、例えば、接点Ｓ
が負荷ＲＬと直列に挿入されたリレーと、このリレーを
トランジスタＱ３のＡン出力によって作動せしめて上記
接点Ｓを開放状態とする駆動回路とからなる構成のもの
を用い得る。
とき、コンデンサＣ２及び抵抗Ｒ４を通しｔ流れるリタ
ーン電流によって電源回路１のコールド部の電位は上昇
する。そして負荷ＲＬが過負荷状態、すなわちＲＬ ＜
ＲＥ・Ｒ２／Ｒ１となったどきトランジスタＱ３がオン
状態となり、このオン状態をもって過負荷検出がなされ
る。トランジスタＱ３のコレクタには電力増幅器４の出
力段のパワー素子や負荷Ｒしを過負荷による過入電流か
ら保護“丈るため゛の保護回路（図示せず）が接続され
ており、１〜ランジスタＱ３のオンによって当該保護回
路が作動する。この保護回路としては、例えば、接点Ｓ
が負荷ＲＬと直列に挿入されたリレーと、このリレーを
トランジスタＱ３のＡン出力によって作動せしめて上記
接点Ｓを開放状態とする駆動回路とからなる構成のもの
を用い得る。
第３図は本発明の応用例を示す回路図であり、複数ヂレ
ンネルの過負荷状態を一石の１〜ランジスタで検出可能
な構成となっている。すなわち、複数の電力増幅器４＋
〜４ｎｓ負荷ＲＬ＋〜Ｒ＋−ｎ及びブリッジ回路を有し
、各ブリッジ回路の検出信号がそれぞれダイオードＤ３
＋〜Ｄ３ｎにより加算され、トランジスタＱ３のベース
に印加される。
ンネルの過負荷状態を一石の１〜ランジスタで検出可能
な構成となっている。すなわち、複数の電力増幅器４＋
〜４ｎｓ負荷ＲＬ＋〜Ｒ＋−ｎ及びブリッジ回路を有し
、各ブリッジ回路の検出信号がそれぞれダイオードＤ３
＋〜Ｄ３ｎにより加算され、トランジスタＱ３のベース
に印加される。
ダイオードＤ２１〜Ｄ２ｎはダイオードＤ３１〜Ｄ３ｎ
の電圧降下分を補償するためのものであり、省略しても
動作上に支障を来たすことはない。
の電圧降下分を補償するためのものであり、省略しても
動作上に支障を来たすことはない。
かかる構成において、ｎ個の負荷ＲＬが同時に過負荷と
なった場合には、前記式（ＲＬ ＜ＲＥ・Ｒ２／Ｒ１）
で示すＲＬの０倍の値でトランジスタＱ３がオンしてし
まうことになるが、複数の負荷が同時にショー１−など
の過負荷状態となることは通常あまりないので、実用土
、何ら問題はない。
なった場合には、前記式（ＲＬ ＜ＲＥ・Ｒ２／Ｒ１）
で示すＲＬの０倍の値でトランジスタＱ３がオンしてし
まうことになるが、複数の負荷が同時にショー１−など
の過負荷状態となることは通常あまりないので、実用土
、何ら問題はない。
トランジスタＱ３のベース−エミッタ間に挿入されたコ
ンデンサＣｐは誤動作防止のためのものである。
ンデンサＣｐは誤動作防止のためのものである。
なお、第３図において、抵抗Ｒｎ〜ＲＩ２．Ｒ２１〜Ｒ
２ｎ、ダイオードＤｕ 〜Ｄ＋ ｎ 、 Ｄ２１〜Ｄ２
ｎ、Ｄ３＋〜Ｄ３１１を削除し、トランジスタＱ３のベ
ースを電源回路１のコールド部に接続ずれば、単なる過
負荷検出回路どなることは明白である。
２ｎ、ダイオードＤｕ 〜Ｄ＋ ｎ 、 Ｄ２１〜Ｄ２
ｎ、Ｄ３＋〜Ｄ３１１を削除し、トランジスタＱ３のベ
ースを電源回路１のコールド部に接続ずれば、単なる過
負荷検出回路どなることは明白である。
効 果
以上説明したように、本発明によれば、電源回路のコー
ルド部を抵抗を介してフローティングし、リターン電流
を検出するように構成したので、ＩＣ化された電力増幅
器にも使用でさると共に、保護回路とのインターフェー
スも容易な過負荷検出回路が得られる。
ルド部を抵抗を介してフローティングし、リターン電流
を検出するように構成したので、ＩＣ化された電力増幅
器にも使用でさると共に、保護回路とのインターフェー
スも容易な過負荷検出回路が得られる。
第１図は従来例を示す回路図、第２図は本発明の一実施
例を示ず回路図、第３図は本発明の応用例を示す回路図
である。 主要部分の符号の説明 １・・・・・・電源回路 ２・・・・・・電源１〜ランス ４・・・・・・電力増幅器 ＲＬ・・・・・・負荷
例を示ず回路図、第３図は本発明の応用例を示す回路図
である。 主要部分の符号の説明 １・・・・・・電源回路 ２・・・・・・電源１〜ランス ４・・・・・・電力増幅器 ＲＬ・・・・・・負荷
Claims (2)
- （１）出力端と基準電位点との間に接続された所定の負
荷を駆動する電力増幅器の過負荷検出回路であって、前
記電力増幅器に電源電圧を供給する電源回路のコールド
部と前記基準電位点との間に接続された抵抗と、前記電
力増幅器の出力端と前記電源回路のコールド部との間に
接続された分圧回路と、前記基準電位点の電位に対する
前記分圧回路の分圧点の電位の電位差が所定レベルを越
えたときに作動するスイッチング素子とからなり、前記
スイッチング素子の作動をもって過負荷検出とすること
を特徴とする過負荷検出回路。 - （２）前記スイッチング素子は、前記分圧回路の分圧点
にベース側が接続されかつ前記基準電位点にエミッタ側
が接続されたトランジスタであることを特徴とする特許
請求の範囲第１項記載の過負荷検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59142082A JPS6121604A (ja) | 1984-07-09 | 1984-07-09 | 過負荷検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59142082A JPS6121604A (ja) | 1984-07-09 | 1984-07-09 | 過負荷検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6121604A true JPS6121604A (ja) | 1986-01-30 |
| JPH0516688B2 JPH0516688B2 (ja) | 1993-03-05 |
Family
ID=15307014
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59142082A Granted JPS6121604A (ja) | 1984-07-09 | 1984-07-09 | 過負荷検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6121604A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0794958A (ja) * | 1993-09-20 | 1995-04-07 | Pioneer Electron Corp | 電力増幅器の過負荷検出回路 |
-
1984
- 1984-07-09 JP JP59142082A patent/JPS6121604A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0516688B2 (ja) | 1993-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5734260A (en) | Short-circuit protection circuit | |
| US20010024108A1 (en) | Anti-reverse connection circuit for power supply | |
| JPH06214666A (ja) | パワートランジスタの制御電極ディセーブル回路 | |
| US4371841A (en) | Circuit arrangement for eliminating turn-on and turn-off clicks in an amplifier | |
| US5610532A (en) | Isolated DC fault current sensor | |
| US4725912A (en) | Power MOS loss of ground protection | |
| JPH0327575A (ja) | 半導体素子駆動回路 | |
| JPH11113169A (ja) | 半導体回路の保護装置 | |
| KR100264892B1 (ko) | 전류제한회로 | |
| JP3192437B2 (ja) | 電源用ｉｃの短絡保護回路 | |
| JPH0795247B2 (ja) | 直流電源装置 | |
| JPS5922564Y2 (ja) | 直流安定化電源装置 | |
| JPH0516688B2 (ja) | ||
| US6433610B1 (en) | Current clamp circuit | |
| JPH055698Y2 (ja) | ||
| JP3587056B2 (ja) | 過電圧保護回路 | |
| JPS5928936B2 (ja) | 光電スイッチ | |
| JPH0412643B2 (ja) | ||
| JP2525285Y2 (ja) | 検出スイッチの出力装置 | |
| JPH0615296Y2 (ja) | 過負荷検出回路 | |
| JPS6117620Y2 (ja) | ||
| JPS5932212Y2 (ja) | スイツチングレギユレ−タ | |
| JPS6017938Y2 (ja) | プッシュプル増幅器の出力トランジスタの保護回路 | |
| JP2834939B2 (ja) | パワーアンプの保護回路 | |
| KR200143128Y1 (ko) | 과전류 보호 회로 |