JPS61221833A - デイバイスの自動閉塞方式 - Google Patents
デイバイスの自動閉塞方式Info
- Publication number
- JPS61221833A JPS61221833A JP60055386A JP5538685A JPS61221833A JP S61221833 A JPS61221833 A JP S61221833A JP 60055386 A JP60055386 A JP 60055386A JP 5538685 A JP5538685 A JP 5538685A JP S61221833 A JPS61221833 A JP S61221833A
- Authority
- JP
- Japan
- Prior art keywords
- error
- director
- data
- adapter
- dps
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Hardware Redundancy (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、システムを構成している複数のかバイスの管
理データを記録している2つの管理データ用レジスタに
対するデータ書込み/続出し時に発生するエラーにより
所定デバイスを自動閉塞とするデバイスの自動閉塞方式
に関する。
理データを記録している2つの管理データ用レジスタに
対するデータ書込み/続出し時に発生するエラーにより
所定デバイスを自動閉塞とするデバイスの自動閉塞方式
に関する。
第3図に示すようなシステムにおいて、例えばユーザデ
ータを記憶しているデバイス7(0)をアダプタ3.4
を経由して2つのディレクタ1,2からクロスコールす
る場合の衝突を防止するために、管理データ用レジスタ
5.6 (以下DPSアレー5゜6と称する)にディバ
イス7(0)の処理状況を記録する。
ータを記憶しているデバイス7(0)をアダプタ3.4
を経由して2つのディレクタ1,2からクロスコールす
る場合の衝突を防止するために、管理データ用レジスタ
5.6 (以下DPSアレー5゜6と称する)にディバ
イス7(0)の処理状況を記録する。
かかるシステムを運用する上で、よりシステム運用効率
が向上する方式の導入が期待されている。
が向上する方式の導入が期待されている。
〔従来の技術と発明が解決しようとする問題点〕第3図
はデータの書込み/読出しを行うサブシステム構成図、
第4図は従来のアダプタのブロック図をそれぞれ示す。
はデータの書込み/読出しを行うサブシステム構成図、
第4図は従来のアダプタのブロック図をそれぞれ示す。
第3図に示すサブシステムは、
対応するパス1〜4を通じて上位のチャネル(図示して
ない)からの命令を受け、この命令に応じて下位装置(
例えば、アダプタ4,5、デバイス7(0)〜7(n)
等)を制御するディレクタ1.2、それぞれのディレク
タ1.2からそれぞれの指示を受けて該当するデバイス
7(0)〜7(n)を制御すると共に、制御しているデ
バイス7(0)〜7(n)の処理状況をDPSアレー5
,6に書込むアダプタ3゜4、 例えばディレクタ1に捕捉されその制御下にあるディバ
イス7(0)〜7(n)の処理状況を記憶し、他のディ
レクタ2から該当するデバイス7(0)〜7(n)のア
クセスを防止(閉塞)するための管理データを格納して
いるDPSアレー5,6、 ユーザデータを貯蔵しているディバイス7(0)〜7(
n)、等から構成されている。
ない)からの命令を受け、この命令に応じて下位装置(
例えば、アダプタ4,5、デバイス7(0)〜7(n)
等)を制御するディレクタ1.2、それぞれのディレク
タ1.2からそれぞれの指示を受けて該当するデバイス
7(0)〜7(n)を制御すると共に、制御しているデ
バイス7(0)〜7(n)の処理状況をDPSアレー5
,6に書込むアダプタ3゜4、 例えばディレクタ1に捕捉されその制御下にあるディバ
イス7(0)〜7(n)の処理状況を記憶し、他のディ
レクタ2から該当するデバイス7(0)〜7(n)のア
クセスを防止(閉塞)するための管理データを格納して
いるDPSアレー5,6、 ユーザデータを貯蔵しているディバイス7(0)〜7(
n)、等から構成されている。
尚、DPSアレー5,6は各デパ゛イス7 (0) 〜
7 (n)が現在どのパス1〜4、どのディレクタ1,
2によって使用されているか、又部に使用されていた
1が現在は処理完了したため割込みでチャネル(図示し
てない)に通知する必要がある等の管理情報を各デバイ
ス7(O)〜7(n)毎に一括して、DPSアレー5,
6と呼ばれるメモリ空間に格納しているものである。
7 (n)が現在どのパス1〜4、どのディレクタ1,
2によって使用されているか、又部に使用されていた
1が現在は処理完了したため割込みでチャネル(図示し
てない)に通知する必要がある等の管理情報を各デバイ
ス7(O)〜7(n)毎に一括して、DPSアレー5,
6と呼ばれるメモリ空間に格納しているものである。
次に例えば、ディレクタ1がパス0に対応するチャネル
(図示してない)から元バイス7(0)に対するスター
トI10命令(デバイス7(0)の起動命令)を実行す
る際、まずDPSアレー5.6の内容をチェックし他系
(ディレクタ2からの系)で現在実行中の処理を知り、
ディバイス7(O)に対するスタートI10命令実行可
能ならばDPSアレー5.6にこれから使用中になる旨
を書込む。
(図示してない)から元バイス7(0)に対するスター
トI10命令(デバイス7(0)の起動命令)を実行す
る際、まずDPSアレー5.6の内容をチェックし他系
(ディレクタ2からの系)で現在実行中の処理を知り、
ディバイス7(O)に対するスタートI10命令実行可
能ならばDPSアレー5.6にこれから使用中になる旨
を書込む。
尚、ディバイス7(0)に対するスタートI10命令実
行処理が完了すると再びDPSアレー5.6に使用可と
なったことを書込む。又、DPSアレー5.6の内容を
チェックした時別バイス7(0)が閉塞されていれば、
即ち他系(ディレクタ2からの系)で現在実行処理中か
又は何らかの理由で使用不能にしている場合、DPSア
レー5.6の内容を読出しに行く前にディバイス7(0
)使用不可をDPSアレー5又は6から応答する。
行処理が完了すると再びDPSアレー5.6に使用可と
なったことを書込む。又、DPSアレー5.6の内容を
チェックした時別バイス7(0)が閉塞されていれば、
即ち他系(ディレクタ2からの系)で現在実行処理中か
又は何らかの理由で使用不能にしている場合、DPSア
レー5.6の内容を読出しに行く前にディバイス7(0
)使用不可をDPSアレー5又は6から応答する。
次に、DPSアレー5.6に上記のような管理情報を書
込んだ時にもしエラーが発生すると、誤った情報をもと
にして誤った処理が行われる。即ち、該当の1バイス7
(0)が誤った処理を実行するばかりではなく、他系の
処理まで異常終了となる可能性がある。
込んだ時にもしエラーが発生すると、誤った情報をもと
にして誤った処理が行われる。即ち、該当の1バイス7
(0)が誤った処理を実行するばかりではなく、他系の
処理まで異常終了となる可能性がある。
これを防止するため、DPSアレー5を二重化(即ち、
DPSアレー6と二重化する)し、書込みはDPSアレ
ー5.6共に同時に行っている。即ち、第4図に示すよ
うに、例えばディレクタlはアドレスバスbを通じてア
ダプタ3 (又は4)内に設けられているアドレス指定
回路8にDPSアレー5゜6への書込みアドレスを指定
させる。
DPSアレー6と二重化する)し、書込みはDPSアレ
ー5.6共に同時に行っている。即ち、第4図に示すよ
うに、例えばディレクタlはアドレスバスbを通じてア
ダプタ3 (又は4)内に設けられているアドレス指定
回路8にDPSアレー5゜6への書込みアドレスを指定
させる。
一方、データバスaを通じて送出されて来る管理情報を
ライト回路9はアドレス指定回路8で指定されたアドレ
スに書込む。ディレクタ1はこの書込んだ管理情報を直
ちにリード回路10で読出し、比較回路11で読出した
管理情報と書込む前の管理情報とを比較し、DPSアレ
ー5.6への書込みの正当性をチェックする。
ライト回路9はアドレス指定回路8で指定されたアドレ
スに書込む。ディレクタ1はこの書込んだ管理情報を直
ちにリード回路10で読出し、比較回路11で読出した
管理情報と書込む前の管理情報とを比較し、DPSアレ
ー5.6への書込みの正当性をチェックする。
次に、管理情報の読出し時はリード回路10で読出し、
比較回路11でDPSアレー5.6の比較を行い、エラ
ーが発生すればエラー信号■をディレクタ1に通知する
。又、例えばDPSアレー5でパリティチェック等でエ
ラーが発生しても、DPSアレー6が正常であればDP
Sアレー6のみで処理を行うようにしている。
比較回路11でDPSアレー5.6の比較を行い、エラ
ーが発生すればエラー信号■をディレクタ1に通知する
。又、例えばDPSアレー5でパリティチェック等でエ
ラーが発生しても、DPSアレー6が正常であればDP
Sアレー6のみで処理を行うようにしている。
以上のように、従来はDPSアレー5,6でエラーが発
生した場合のリカバリ処理が各種族され、サブシステム
の信頼性向上を図っているが、しかしリカバリ処理を施
すに至るまでの分、サブシステムの運用効率が低下する
と言う問題点があった。
生した場合のリカバリ処理が各種族され、サブシステム
の信頼性向上を図っているが、しかしリカバリ処理を施
すに至るまでの分、サブシステムの運用効率が低下する
と言う問題点があった。
本発明は、上記問題点を解消した新規なデバイスの自動
閉塞方式を実現することを目的とするものであり、該問
題点は、アダプタ内に管理データ用レジスタに対するデ
ータの書込み時又は読出し時に発生するエラー情報を検
出するエラー検出手段と、前記エラー検出手段からの出
力情報に応じて該ディレクタから出力される該デバイス
の閉塞データを格納する閉塞データ格納手段とを設け、
該アダプタから該デバイスをアクセスする前に前記管理
データ用レジスタに書込まれているデータを読出しに行
った時に前記エラー検出手段からエラー通知を受ければ
、該ディレクタは該ディバイスのアクセスを自動閉塞と
する本発明による名バイスの自動閉塞方式により解決さ
れる。
閉塞方式を実現することを目的とするものであり、該問
題点は、アダプタ内に管理データ用レジスタに対するデ
ータの書込み時又は読出し時に発生するエラー情報を検
出するエラー検出手段と、前記エラー検出手段からの出
力情報に応じて該ディレクタから出力される該デバイス
の閉塞データを格納する閉塞データ格納手段とを設け、
該アダプタから該デバイスをアクセスする前に前記管理
データ用レジスタに書込まれているデータを読出しに行
った時に前記エラー検出手段からエラー通知を受ければ
、該ディレクタは該ディバイスのアクセスを自動閉塞と
する本発明による名バイスの自動閉塞方式により解決さ
れる。
即ち、二重化された叶Sアレ、−の該当のディバイスに
関する管理情報を読出し中にエラーが発生すれば該当の
テーバイスを自動閉塞とする。又、DPSアレーへの管
理情報書込み時にエラーが発生すれば全ディバイスを自
動閉塞とし、サブシステムの運用効率の向上を図る。
関する管理情報を読出し中にエラーが発生すれば該当の
テーバイスを自動閉塞とする。又、DPSアレーへの管
理情報書込み時にエラーが発生すれば全ディバイスを自
動閉塞とし、サブシステムの運用効率の向上を図る。
以下本発明の要旨を第1図、第2図に示す実施例により
具体的に説明する。
具体的に説明する。
第1図は本発明に係る一実施例であるアダプタのブロッ
ク図、第2図は本発明に係る一実施例であるディレクタ
の制御手順図をそれぞれ示す。尚、全図を通じて同一符
号は同一対象物を示す。
ク図、第2図は本発明に係る一実施例であるディレクタ
の制御手順図をそれぞれ示す。尚、全図を通じて同一符
号は同一対象物を示す。
次に、本実施例の動作を説明する。尚、本実施例のサブ
システム構成は第3図に示す構成と同一とする。又、本
実施例はDPSアレー自体の信鯨性がかなり高いことを
前提とする。
システム構成は第3図に示す構成と同一とする。又、本
実施例はDPSアレー自体の信鯨性がかなり高いことを
前提とする。
ディバイス7(0)〜7(n)はアダプタ5又はアダプ
タ6からの指示により動作する。又、アダプタ5又はア
ダプタ6はそれぞれディレクタ1又はディレクタ2から
の指示を受けると共に、ディレクタ2又はディレクタ1
からのクロスコールによる指示も受ける。
タ6からの指示により動作する。又、アダプタ5又はア
ダプタ6はそれぞれディレクタ1又はディレクタ2から
の指示を受けると共に、ディレクタ2又はディレクタ1
からのクロスコールによる指示も受ける。
例えば、ディレクタ1が所定パス1を通じてデバイス7
(0)に対するスタートI10命令を受けるとアダプタ
3のリード回路10を起動してDPSアレー5.6内の
ディバイス7(0)61域(アドレス指定回路8で指定
される)の内容を読出しに行く。
(0)に対するスタートI10命令を受けるとアダプタ
3のリード回路10を起動してDPSアレー5.6内の
ディバイス7(0)61域(アドレス指定回路8で指定
される)の内容を読出しに行く。
この時、芳バイス7(0)が動作可能状態(他系からの
捕捉等の状態にない)であれば、ディレクタ1はアダプ
タ3に指示してディバイス7(o)を捕捉し起動させる
。同時に、ディレクタ1はアダプタ3のライト回路9に
よりDPSアレー5,6内の皆バイス7(0)8i域(
アドレス指定回路8で指定される)に使用中となる旨を
書込ませる。
捕捉等の状態にない)であれば、ディレクタ1はアダプ
タ3に指示してディバイス7(o)を捕捉し起動させる
。同時に、ディレクタ1はアダプタ3のライト回路9に
よりDPSアレー5,6内の皆バイス7(0)8i域(
アドレス指定回路8で指定される)に使用中となる旨を
書込ませる。
上記のようにDPSアレー5,6に対する管理情報の読
出し時や書込み時の状況をエラー検出回路12で監視し
、もしエラーを検出するとエラー通知線を通じてディレ
クタ1にエラーを通知■する。
出し時や書込み時の状況をエラー検出回路12で監視し
、もしエラーを検出するとエラー通知線を通じてディレ
クタ1にエラーを通知■する。
エラー通知線からDPSアレー5.i3への読出し時又
は書込み時にエラー発生の通知■を受け、これを認識し
たディレクタ1は、まずDPSアレー5゜6への書込み
時の発生かどうかを判定する。
は書込み時にエラー発生の通知■を受け、これを認識し
たディレクタ1は、まずDPSアレー5゜6への書込み
時の発生かどうかを判定する。
もし、書込み時のエラー発生であることが判明すると、
ディレクタ1はアダプタ3.4内の閉塞にジスタ13に
全デバイス7(0)〜7(n)の閉塞をセットする。又
、書込み時のエラー発生でない場合はうバイス7(0)
に関する管理情報の読出し時のエラー発生かどうかを判
定し、もしディバイス7(0)に関するものでない場合
は上記同様に閉塞レジスタ13に全デバイス7(0)〜
7(n)の閉塞をセ・7トする。
ディレクタ1はアダプタ3.4内の閉塞にジスタ13に
全デバイス7(0)〜7(n)の閉塞をセットする。又
、書込み時のエラー発生でない場合はうバイス7(0)
に関する管理情報の読出し時のエラー発生かどうかを判
定し、もしディバイス7(0)に関するものでない場合
は上記同様に閉塞レジスタ13に全デバイス7(0)〜
7(n)の閉塞をセ・7トする。
、次に、ディバイス7(0)に関する管理情報の読出し
時のエラーであればアダプタ3.4内の閉塞レジスタ1
3には、ディバイス7(0)の閉塞をセットする。
時のエラーであればアダプタ3.4内の閉塞レジスタ1
3には、ディバイス7(0)の閉塞をセットする。
尚、上記処理状況を第2図に示す。
又、閉塞レジスタ13に閉塞がセットされている場合は
ディレクタ1がアダプタ3,4を起動に行った時点でス
タート■10命令に対する応答がエラーとしてディレク
タ1より報告される。
ディレクタ1がアダプタ3,4を起動に行った時点でス
タート■10命令に対する応答がエラーとしてディレク
タ1より報告される。
即ち、ディバイス7(0)の閉塞がセントされている時
にディバイス7(0)に対するスタートI10命令があ
るとディレクタ1はアダプタ3,4を起動に行った時点
で閉塞がセットされていることを知り、直ちにエラーを
報告する。
にディバイス7(0)に対するスタートI10命令があ
るとディレクタ1はアダプタ3,4を起動に行った時点
で閉塞がセットされていることを知り、直ちにエラーを
報告する。
又、全労バイス7(0)〜7(n)の閉塞がセットされ
ている場合も同様に直ちにエラーを報告する。この状態
は、サブシステムをパワーオフするまでセットされる。
ている場合も同様に直ちにエラーを報告する。この状態
は、サブシステムをパワーオフするまでセットされる。
以上のような本発明によれば、DPSアレーにエラーが
検出された時に該当のデバイスを自動閉塞することによ
り、サブシステム全体の運用効率が一段と向上すると言
う効果がある。
検出された時に該当のデバイスを自動閉塞することによ
り、サブシステム全体の運用効率が一段と向上すると言
う効果がある。
第1図は本発明に係る一実施例であるアダプタのブロッ
ク図、 第2図は本発明に係る一実施例であるディレクタの制御
手順図、 第3図はデータの書込み/読出しを行うサブシステム構
成図、 第4図は従来のアダプタのブロック図、をそれぞれ示す
。 図において、 1.2はディレクタ、 3,4はアダプタ、5.6はD
PSアレー、 7(0)〜7(n)はデバイス、 8はアドレス指定回路、9はライト回路、10はリード
回路、 11は比較回路、12はエラー検出回路、
13は閉塞レジスタ、をそれぞれ示す。
ク図、 第2図は本発明に係る一実施例であるディレクタの制御
手順図、 第3図はデータの書込み/読出しを行うサブシステム構
成図、 第4図は従来のアダプタのブロック図、をそれぞれ示す
。 図において、 1.2はディレクタ、 3,4はアダプタ、5.6はD
PSアレー、 7(0)〜7(n)はデバイス、 8はアドレス指定回路、9はライト回路、10はリード
回路、 11は比較回路、12はエラー検出回路、
13は閉塞レジスタ、をそれぞれ示す。
Claims (1)
- 上位装置からの命令により下位装置を制御するディレク
タと、前記ディレクタの制御により複数のデバイスに対
してデータの書込み/読取り動作を制御する複数のアダ
プタと、複数のアダプタからアクセスされデータの書込
み/読取りを行うディバイスと、該アダプタから該ディ
バイスをアクセス中には他のアダプタからのアクセスに
対して閉塞状態とするための管理データを同時に書込む
管理データ用レジスタとからなるシステムにおいて、前
記アダプタ内に前記管理データ用レジスタに対するデー
タの書込み時又は読出し時に発生するエラー情報を検出
するエラー検出手段と、前記エラー検出手段からの出力
情報に応じて該ディレクタから出力される該デバイスの
閉塞データを格納する閉塞データ格納手段とを設け、該
アダプタから該デバイスをアクセスする前に前記管理デ
ータ用レジスタに書込まれているデータを読出しに行っ
た時に前記エラー検出手段からエラー通知を受ければ、
該ディレクタは該デバイスのアクセスを自動閉塞とする
ことを特徴とするディバイスの自動閉塞方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60055386A JPS61221833A (ja) | 1985-03-19 | 1985-03-19 | デイバイスの自動閉塞方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60055386A JPS61221833A (ja) | 1985-03-19 | 1985-03-19 | デイバイスの自動閉塞方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61221833A true JPS61221833A (ja) | 1986-10-02 |
| JPH0113133B2 JPH0113133B2 (ja) | 1989-03-03 |
Family
ID=12997062
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60055386A Granted JPS61221833A (ja) | 1985-03-19 | 1985-03-19 | デイバイスの自動閉塞方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61221833A (ja) |
-
1985
- 1985-03-19 JP JP60055386A patent/JPS61221833A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0113133B2 (ja) | 1989-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4456993A (en) | Data processing system with error processing apparatus and error processing method | |
| US5481670A (en) | Method and apparatus for backup in a multi-memory device | |
| JPS61221833A (ja) | デイバイスの自動閉塞方式 | |
| US7447853B2 (en) | Data copy device | |
| JP3288071B2 (ja) | 情報変換処理装置および情報転送制御方法 | |
| JP4098400B2 (ja) | 半導体ディスク装置 | |
| CN1532701B (zh) | 存储器不稳定仍维持系统稳定度的系统及存储器控制方法 | |
| JP2713317B2 (ja) | ディスク装置における電源瞬断時の書き込みデータ保護方式 | |
| JPH0667816A (ja) | 半導体ディスク装置におけるメモリ障害減少化方法 | |
| KR100216365B1 (ko) | 전전자교환기에서 디스크 에러검출 및 복구방법 | |
| JPH02245954A (ja) | 半導体記憶装置 | |
| JPH08153045A (ja) | メモリ制御回路 | |
| JPH09293020A (ja) | インターフェース回路 | |
| KR0121442B1 (ko) | 멀티프로세서 시스템에서 캐쉬부 오류검출 및 그 처리장치와 방법 | |
| JPH05298193A (ja) | メモリアクセス障害検出回路 | |
| JPH05274223A (ja) | キャッシュメモリ | |
| JPS6160154A (ja) | 記憶装置へのアクセス制御方式 | |
| JP2001265536A (ja) | 階層的記憶システム用のデータ破損試験方法 | |
| JPH02302855A (ja) | メモリ制御装置 | |
| JPH07306811A (ja) | メモリ故障診断方法 | |
| JPH03265051A (ja) | 記憶装置 | |
| JPH07271679A (ja) | メモリ診断回路 | |
| JPH04259049A (ja) | 二重化メモリの診断装置 | |
| JPH05257823A (ja) | 情報処理装置 | |
| JPH04130543A (ja) | メモリの制御回路 |