JPS6122292Y2 - - Google Patents

Info

Publication number
JPS6122292Y2
JPS6122292Y2 JP2100978U JP2100978U JPS6122292Y2 JP S6122292 Y2 JPS6122292 Y2 JP S6122292Y2 JP 2100978 U JP2100978 U JP 2100978U JP 2100978 U JP2100978 U JP 2100978U JP S6122292 Y2 JPS6122292 Y2 JP S6122292Y2
Authority
JP
Japan
Prior art keywords
circuit
output
comparator
digital input
selection circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP2100978U
Other languages
English (en)
Other versions
JPS54124586U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP2100978U priority Critical patent/JPS6122292Y2/ja
Publication of JPS54124586U publication Critical patent/JPS54124586U/ja
Application granted granted Critical
Publication of JPS6122292Y2 publication Critical patent/JPS6122292Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Measurement Of Current Or Voltage (AREA)

Description

【考案の詳細な説明】 本考案は論理分析器、特に比較器に加わるデジ
タル入力信号、基準電圧及び比較器出力を陰極線
管上で観測できる論理分析器に関する。
論理分析器における陰極線管表示波形は、被測
定デジタル入力信号を論理分析器内の比較器に加
えた基準電圧またはスレツシヨールドレベル(以
下単にVrefという)と比較して「0」,「1」判
定したものである。被測定デジタル入力信号の電
圧レベルが異なれば当然それに応じたVrefを設
定しなければならない。故に被測定デジタル入力
信号レベルと最適Vrrefの把握設定は、論理分析
器を使用するための不可欠事項である。仮に被測
定回路がECL又はTTL等のように既知の電圧レ
ベルを有する素子で構成されていれば、論理分析
器内のVrefもそれに応じて切換スイツチ等で切
換選択することによつて最適値に設定することが
できるので問題はない。しかし被測定デジタル入
力信号の電圧レベルが未知の場合には、論理分析
器内の可変電圧源を所定Vrefに設定する前にオ
シロスコープ或いはその他のレベル検出手段によ
り入力信号レベルを決定する必要があるという欠
点があつた。
また陰極線管(以下、CRTと称する)を有す
る論理分析器において、メモリ−出力とVrefと
を自動的に切換える切換手段を設けることによ
り、論理分析器内のスレツシヨールド・レベルが
CRT上で観測できるようにした信号観測装置
(特開昭52−2354)が提案されている。この装置
によれば各被測定デジタル入力信号に対し設定す
べき最滴Vrefが既知の場合は、オシロスコープ
又は電圧計等を使用せずにVrefの設定ができる
という限られた効果はあるが、逆に被測定デジタ
ル入力信号レベル自体およびその信号に対する最
適Vrefが未知の場合には、やはりオシロスコー
プを必要とするとい欠点がある。
従つて本考案の目的は、比較器に加わる被測定
デジタル入力信号、比較に加える基準電圧及び比
較器出力を交互にCRTに加えることにより、こ
れらを単独又は同時にCRT上に表示観測できる
新規な論理分析器を提供することである。
以下図面を参照して本考案論理分析器の一実施
例につき詳細に説明する。
第1図A乃至Dは本考案の論理分析器を用いて
4チヤンネルの場合のデジタル入力信号及び
Vrefの相互関係をCRT上に表示した実施例であ
る。第1図Aにおいて、デジタル入力信号は「ハ
イ」及び「ロー」レベル範囲で変化しているので
デジタル入力信号はイの如き垂直軸方向の線状と
して表示され、Vrefは直流レベルなのでロの如
き点として表示される。この時最適Vrefを設定
すると、比較器出力はデジタル入力信号に応じて
ハの如き垂直軸方向の線状として表示される。今
仮にVrefロをデジタル入力信号イの「ハイ」レ
ベルよりも高い電圧或は「ロー」レベルよりも低
い電圧に設定すると比較器出力ハは第1図G及び
Hの如き低又は高レベルの点となる。この時比較
器出力ハが第1図Aの如く垂直軸方向の線状とし
て表示されるようにCRT管面を観測しながら
Vrefロを調整することができる。更に第1図E
及びFに示す如く、デジタル入力信号イが「ロ
ー」又は「ハイ」レベルの直流電圧であれば比較
器出力ハも「ハイ」又は「ロー」レベルのままで
ある。このような状態を観測することにより、被
測定回路と論理分析器間の接触不良の有無又は被
測定回路が動作状態でないことが判るので、被測
定回路を効率よく測定することができる。第1図
B及びDは各チヤンネルのデジタル入力信号イ、
Vrefロ及び比較器出力ハを横方向に配置表示し
た他の実施例であり、第1図Cは第1図A及びB
の如き表示と共に記憶回路の出力表示を行なつた
他の実施例である。
第2図は従来の論理分析器に第1及び第2選択
回路を附加した実施例の論理分析器の一実施例を
示す簡略ブロツク図である。但し数字表示を行な
うには他に文字信号発生回路が必要であることは
言うまでもない。
第2図において、第1選択回路28は制御回路
20(クロツク発生器24の出力により動作のタ
イミングが決まる。)からの信号により各チヤン
ネルの入力端子2,4,6,8へ加えられる被測
定デジタル入力信号、可変抵抗器12によつて設
定されるVref(1つの場合を図示しているが、
チヤンネル数と同数用意してもよい)及び比較器
10の出力電圧を選択する。第2選択回路30は
制御回路20からの信号により第1選択回路28
の出力電圧及び並−列変換回路16の出力電圧を
選択する。従つて、CRT上に第1図A及びBの
如き表示を行なうには、第1選択回路28は各チ
ヤンネルのデジタル入力信号、Vref及び比較器
10の出力電圧を交互に選択し、第2選択回路3
0は第1選択回路28の出力電圧を選択し、垂直
位置決め回路32へ加える。垂直位置決め回路3
2は垂直位置決め信号を発生し、第2選択回路3
0の出力電圧に重畳してCRT26の垂直軸偏向
板へ加える。この時水平位置決め信号及び水平掃
引信号のいずれかを発生する機能を有する水平位
置決め回路22は水平位置決め信号を発生し
CRT26の水平偏向板へ加える。第1図Aの如
き表示を行なう場合には垂直及び水平位置決め信
号を各々階段波電圧とし、第1図Bの如き表示を
行なう場合には水平位置決め信号を階段波電圧と
し、垂直位置決め信号を直流電圧とすればよい。
又第1図Cの如き表示を行なうにはトリガ回路
18の出力に応じた制御回路20の制御により比
較器10の出力を記憶回路14へ記憶し、記憶回
路14の出力を並列−直列変換回路16で並列−
直列変換を行ない第2選択回路30へ加える。第
2選択回路30は第1選択回路28の出力電圧及
び並列−直列変換回路16の出力を交互に選択し
垂直位置決め回路32へ加える。垂直位置決め回
路32は垂直位置決め信号を発生し第2選択回路
30の出力と重畳してCRT26の垂直軸偏向板
へ加える。水平位置決め回路22は第2選択回路
30が第1選択回路28の出力を選択する時には
水平位置決め信号を発生し、又第2選択回路30
が並列−直列変換回路16の出力を選択する時に
は鋸歯状波信号を発生し、CRT26の水平軸偏
向板へ加える。このようにして本考案の論理分析
器は従来の論理分析器の機能を失なわず、簡単な
回路を付加することによつて更に別の機能をも果
すことになり、実用上極めて有効な機器となる。
上述した如く、本考案の論理分析器によれば、
この論理分析器に加わる比較器に加わるデジタル
入力信号、比較器の基準信号及び比較器の出力信
号を交互にCRT26上に表示することにより被
測定信号レベルと比較器の基準電圧との関係が表
示観測できるので、簡単且つ迅速に最適Vrefの
設定が可能であると共に測定誤りが確実に除去で
きるという実用上顕著な作用効果を有する。また
被測定信号レベルが未知の場合でも最適Vref設
定の為に付属のレベル表示手段は必要なくなる。
更に、処理前の被測定デジタル信号、比較器への
基準電圧Vref、及び比較器の出力電圧の相互関
係をいわばアナログ的にCRT上に同時に表示す
ることにより上記3つの信号の関係が一目瞭然と
なり、測定ミスを防ぐことができる。
上記は本考案の好適な実施例いついて詳述した
のであり、本考案の要旨を逸脱せずに種々の変形
変更を成しえることは当業者にとつて明らかであ
ろう。
例えば本考案の論理分析器は入力チヤンネルを
4チヤンネルと限定するものではなく8チヤンネ
ル、16チヤンネル及びその他の種々のチヤンネル
についても適用できる。
【図面の簡単な説明】
第1図は本考案の論理分析器を用いてデジタル
入力信号、スレツシヨールド・レベル及び比較器
出力をCRT上に表示し実施例を示す線図、第2
図は本考案論理分析器の一実施例を示すブロツク
図である。 2,4,6及び8は夫々各チヤンネルの入力端
子、10は比較器、12はVref調整用可変抵抗
器、14は記憶回路、16は並列−直列変換回
路、18はトリガー回路、20は制御回路、22
は水平位置決め信号を発生する水平位置決め回
路、24はクロツク発生器、26はCRT、28
は第1選択回路、30は第2選択回路、32は垂
直位置決め回路である。

Claims (1)

    【実用新案登録請求の範囲】
  1. デジタル入力信号を基準電圧と比較する比較器
    と、該比較器の出力を記憶する記憶回路と、該記
    憶回路の出力を表示する陰極線管と、該陰極線管
    の表示及び上記記憶回路の動作を制御する制御回
    路とを有する論理分析器において、上記デジタル
    入力信号、上記基準電圧及び上記比較器の出力を
    交互に選択する第1選択回路と、上記記憶回路及
    び上記陰極線管間に設けられた上記第1選択回路
    の出力又は上記記憶回路の出力を選択する第2選
    択回路とを設け、上記第2選択回路の出力を上記
    陰極線管に表示することを特徴とする論理分析
    器。
JP2100978U 1978-02-21 1978-02-21 Expired JPS6122292Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2100978U JPS6122292Y2 (ja) 1978-02-21 1978-02-21

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2100978U JPS6122292Y2 (ja) 1978-02-21 1978-02-21

Publications (2)

Publication Number Publication Date
JPS54124586U JPS54124586U (ja) 1979-08-31
JPS6122292Y2 true JPS6122292Y2 (ja) 1986-07-04

Family

ID=28853068

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2100978U Expired JPS6122292Y2 (ja) 1978-02-21 1978-02-21

Country Status (1)

Country Link
JP (1) JPS6122292Y2 (ja)

Also Published As

Publication number Publication date
JPS54124586U (ja) 1979-08-31

Similar Documents

Publication Publication Date Title
US4058826A (en) Method and system for generating oscillographic displays of analog signals upon a TV
JPS6122292Y2 (ja)
US4109182A (en) Delayed sweep system for an oscilloscope
US2315377A (en) Electrical apparatus
US3909671A (en) Sampling oscilloscope having means for magnifying a part of an observed wave form along the time base
GB2094009A (en) Method and apparatus for displaying logic functions
US3076140A (en) Transistor test set
US3354392A (en) Cathode ray voltmeter using sweep signal for scale generation and for input signal level comparison
JPS6213016Y2 (ja)
US4123797A (en) Flying spot pattern storage system
SU1406494A1 (ru) Электронно-лучевой осциллограф
KR900008602B1 (ko) 2현상 오실로스코프의 화면분할 표시회로
US4041374A (en) Interelectrode open and short circuit tester
US4546348A (en) Dual channel curve tracer
JP3033131B2 (ja) 波形サンプリング回路
SU1238005A1 (ru) Характериограф
US3961242A (en) Emission testing circuit for color cathode ray tubes
JPH0150864B2 (ja)
JPH07298313A (ja) 映像信号のリニアリティ検出回路
SU1081571A1 (ru) Устройство дл измерени рассто ни до места повреждени проводов и кабелей
SU945830A1 (ru) Выходной узел тестера дл контрол электронных блоков
SU1101762A1 (ru) Устройство дл предварительной проверки транзисторов
SU1202060A1 (ru) Устройство дл автоматического допускового контрол качественных показателей телевизионных каналов
SU605184A1 (ru) Многоканальное индикаторное устройство
SU425194A1 (ru) Устройство для индикации информации на экране электроннолучевой трубки