JPS61228722A - 定周期繰り返しパルスの有無検出回路 - Google Patents
定周期繰り返しパルスの有無検出回路Info
- Publication number
- JPS61228722A JPS61228722A JP6958585A JP6958585A JPS61228722A JP S61228722 A JPS61228722 A JP S61228722A JP 6958585 A JP6958585 A JP 6958585A JP 6958585 A JP6958585 A JP 6958585A JP S61228722 A JPS61228722 A JP S61228722A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- circuit
- period
- low level
- high level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（発明の分野）
本発明は、繰り返しパルスが定周期で繰り返して与えら
れているか否かを検出する定周期繰り返しパルスの有無
検出回路に関する。
れているか否かを検出する定周期繰り返しパルスの有無
検出回路に関する。
（発明の概要）
本発明は、定周期繰り返しパルスの有無検出回路におい
て、そのパルスを出力するマイクロコンピュータ等の暴
走により該パルスの波高が高レベル側か低レベル側かの
いずれか一方のまま、即ちパルスの定周期での繰り返し
が異常になっている状態で該マイクロコンピュータから
出力されてしまうような場合に、そのパルスの波高が高
レベル側であっても低レベル側であっても前記異常を容
易にかつ確実に検出することができるようにしたもので
ある。
て、そのパルスを出力するマイクロコンピュータ等の暴
走により該パルスの波高が高レベル側か低レベル側かの
いずれか一方のまま、即ちパルスの定周期での繰り返し
が異常になっている状態で該マイクロコンピュータから
出力されてしまうような場合に、そのパルスの波高が高
レベル側であっても低レベル側であっても前記異常を容
易にかつ確実に検出することができるようにしたもので
ある。
（従来技術とその問題点）
第３図は従来例の定周期縁り返しパルスの有無検出回路
の回路図であり、第４図は第３図の回路の動作説明に供
するタイミングチャートである。
の回路図であり、第４図は第３図の回路の動作説明に供
するタイミングチャートである。
第３図において、マイクロコンピュータ等から定周期で
繰り返して与えられるパルス（イ）は、トランジスタ２
のベースとコレクタとを介して抵抗４とコンデンサ６と
からなる積分回路８に入力される。この積分回路８は、
検出パルス（イ）の波高が、高レベルのときには放電動
作を行い、また低レベルのときには充電動作を行う。積
分回路８の出力はオペアンプのような比較回路ｌＯのの
反転入力部（−）に与えられる。比較回路ＩＯの正転入
力部（＋）には、基準値設定用抵抗１２．１４により設
定された基準値（ハ）が与えられている。ここで、繰り
返しパルス（イ）の定周期をＴと定めた場合にその波高
が低レベルである所定期間はＴＩであり、また高レベル
である所定期間はＴ２である。
繰り返して与えられるパルス（イ）は、トランジスタ２
のベースとコレクタとを介して抵抗４とコンデンサ６と
からなる積分回路８に入力される。この積分回路８は、
検出パルス（イ）の波高が、高レベルのときには放電動
作を行い、また低レベルのときには充電動作を行う。積
分回路８の出力はオペアンプのような比較回路ｌＯのの
反転入力部（−）に与えられる。比較回路ＩＯの正転入
力部（＋）には、基準値設定用抵抗１２．１４により設
定された基準値（ハ）が与えられている。ここで、繰り
返しパルス（イ）の定周期をＴと定めた場合にその波高
が低レベルである所定期間はＴＩであり、また高レベル
である所定期間はＴ２である。
このような構成において、第４図に示すようにパルス（
イ）の波高の高レベル期間が所定期間Ｔ２を超えた場合
には積分回路８の積分出力（ロ）が基準値（ハ）よりも
小さくなる。そうすると、同じく第４図に示すようにし
て比較回路ｌＯの出力（ニ）が高レベルから低レベルに
変化するので、このことによりマイクロコンピュータ等
が暴走していることが判明する。
イ）の波高の高レベル期間が所定期間Ｔ２を超えた場合
には積分回路８の積分出力（ロ）が基準値（ハ）よりも
小さくなる。そうすると、同じく第４図に示すようにし
て比較回路ｌＯの出力（ニ）が高レベルから低レベルに
変化するので、このことによりマイクロコンピュータ等
が暴走していることが判明する。
ところが、この従来例回路では、パルス（イ）の波高の
低レベル期間が所定期間ＴＩを超えた場合には積分回路
８の積分出力（ロ）が大きくなるが、比較回路１０では
このことを比較することができないので、パルス（イ）
の波高が低レベルになっている期間がＴＩを超えたこと
を検出することができず、このためマイクロコンピュー
タ等の暴走によりパルス（イ）が繰り返して出力されな
くなって異常であることが分からないという欠点があっ
た。
低レベル期間が所定期間ＴＩを超えた場合には積分回路
８の積分出力（ロ）が大きくなるが、比較回路１０では
このことを比較することができないので、パルス（イ）
の波高が低レベルになっている期間がＴＩを超えたこと
を検出することができず、このためマイクロコンピュー
タ等の暴走によりパルス（イ）が繰り返して出力されな
くなって異常であることが分からないという欠点があっ
た。
（発明の目的）
本発明は、このような事情に鑑みてなされたものであっ
て、パルスの波高が低レベル側になっている期間が所定
期間を超えた場合にも高レベル側になっている期間が所
定期間を超えた場合にも、要するにパルスの異常を容易
にかつ確実に検出できるようにすることを目的とする。
て、パルスの波高が低レベル側になっている期間が所定
期間を超えた場合にも高レベル側になっている期間が所
定期間を超えた場合にも、要するにパルスの異常を容易
にかつ確実に検出できるようにすることを目的とする。
（発明の構成と効果）
本発明は、このような目的を達成するために、定周期で
繰り返して与えられるパルスの波高が高レベルか低レベ
ルかにより充電動作または放電動作を行う積分回路と、
前記パルスの波高の高レベル期間が所定期間を超えると
きの積分回路からの積分出力を第１基準値と比較する第
１比較回路と、同じく前記パルスの波高の低レベル期間
が所定期ａ− 間を超えるときの積分回路からの積分出力を第２基準値
と比較する第２比較回路とを備えてなるものである。
繰り返して与えられるパルスの波高が高レベルか低レベ
ルかにより充電動作または放電動作を行う積分回路と、
前記パルスの波高の高レベル期間が所定期間を超えると
きの積分回路からの積分出力を第１基準値と比較する第
１比較回路と、同じく前記パルスの波高の低レベル期間
が所定期ａ− 間を超えるときの積分回路からの積分出力を第２基準値
と比較する第２比較回路とを備えてなるものである。
したがって、本発明によれば、前記パルスの波高が高レ
ベルになっている期間が所定期間を超えた場合にも低レ
ベルになっている期間が所定期間を超えた場合にも前記
両比較回路の出力からそのことを検出することが可能と
なり、マイクロコンピュータ等から定周期で与えられる
繰り返しパルスの異常を容易にかつ確実に検出すること
ができるようになった。
ベルになっている期間が所定期間を超えた場合にも低レ
ベルになっている期間が所定期間を超えた場合にも前記
両比較回路の出力からそのことを検出することが可能と
なり、マイクロコンピュータ等から定周期で与えられる
繰り返しパルスの異常を容易にかつ確実に検出すること
ができるようになった。
（実施例の説明）
以下、本発明を図面に示す実施例に基づいて詳細に説明
する。第１図は、本発明の実施例に係る定周期繰り返し
パルスの有無検出回路の回路図であり、第２図は第１図
の回路の動作説明に供するタイミングチャートである。
する。第１図は、本発明の実施例に係る定周期繰り返し
パルスの有無検出回路の回路図であり、第２図は第１図
の回路の動作説明に供するタイミングチャートである。
マイクロコンピュータ等から定周期で繰り返して与えら
れる検出パルス（ａ）は、トランジスタ２のベースとコ
レクタとを介して抵抗４とコンデンサ６とからなる積分
口路８に入力される。この積分回路８は、検出パルス（
ａ）の波高が、高レベルのときには放電動作を行い、ま
た低レベルのときには充電動作を行い、それを積分出力
（ｂ）として出力する。
れる検出パルス（ａ）は、トランジスタ２のベースとコ
レクタとを介して抵抗４とコンデンサ６とからなる積分
口路８に入力される。この積分回路８は、検出パルス（
ａ）の波高が、高レベルのときには放電動作を行い、ま
た低レベルのときには充電動作を行い、それを積分出力
（ｂ）として出力する。
この実施例では、前記パルス（ａ）の波高の高レベル期
間がそれの所定期間Ｔ２を超えるときの積分回路８から
の積分出力（ｂ）を第１基準値（ｄ）と比較する第１比
較回路１６と、同じく前記パルス（ａ）の波高の低レベ
ル期間がそれの所定期間ＴＩを超えるときの積分回路８
からの積分出力（ｂ）を第２基準値（Ｃ）と比較する第
２比較回路１８とを有する。２０，２２．２４はそれぞ
れ両比較回路１６゜１８の各基準値（ｃ） （ｄ）設定
用抵抗である。
間がそれの所定期間Ｔ２を超えるときの積分回路８から
の積分出力（ｂ）を第１基準値（ｄ）と比較する第１比
較回路１６と、同じく前記パルス（ａ）の波高の低レベ
ル期間がそれの所定期間ＴＩを超えるときの積分回路８
からの積分出力（ｂ）を第２基準値（Ｃ）と比較する第
２比較回路１８とを有する。２０，２２．２４はそれぞ
れ両比較回路１６゜１８の各基準値（ｃ） （ｄ）設定
用抵抗である。
次に、この実施例の作用について説明する。
パルス（ａ）の波高が低レベル、高レベルのいずれの側
においてもその期間がそれぞれ所定期間Ｔ１、Ｔ２であ
る場合は、積分出力（ｂ）は第２図に示すように両基準
値（ｃ） （ｄ）の間にあるので、前記両比較回路１６
．１８は同じく第２図のｔｌ、ｔ２に示すように共に高
レベル出力を出力している。しかるに、パルス（ａ）の
波高の高レベル側が所定期間Ｔ２を超えた場合には、積
分出力（ｂ）が第１基準値（ｄ）以下になるので、第１
比較回路１６の出力レベルは第２図のｔ３に示すように
低レベルとなる。また、パルス（ａ）の波高の低レベル
側が所定期間ＴＩを超えた場合には、積分出力（ｂ）が
第２基準値（ｃ）を超えるので、第２比較回路１８の出
力レベルは第２図のｔ４に示すように低レベルとなる。
においてもその期間がそれぞれ所定期間Ｔ１、Ｔ２であ
る場合は、積分出力（ｂ）は第２図に示すように両基準
値（ｃ） （ｄ）の間にあるので、前記両比較回路１６
．１８は同じく第２図のｔｌ、ｔ２に示すように共に高
レベル出力を出力している。しかるに、パルス（ａ）の
波高の高レベル側が所定期間Ｔ２を超えた場合には、積
分出力（ｂ）が第１基準値（ｄ）以下になるので、第１
比較回路１６の出力レベルは第２図のｔ３に示すように
低レベルとなる。また、パルス（ａ）の波高の低レベル
側が所定期間ＴＩを超えた場合には、積分出力（ｂ）が
第２基準値（ｃ）を超えるので、第２比較回路１８の出
力レベルは第２図のｔ４に示すように低レベルとなる。
したがって、この実施例の回路によればマイクロコンピ
ュータ等が暴走するなどしてこのマイクロコンピュータ
等からのパルス（ａ）が異常になり、このためそのパル
ス（ａ）の波高が高レベル、低レベルのいずれかになっ
て、その期間が所定期間ＴＩ、Ｔ２を超えてしまったよ
うな場合には、両比較回路１６．１８の出力レベルから
そのことが容易にかつ確実に分かる。
ュータ等が暴走するなどしてこのマイクロコンピュータ
等からのパルス（ａ）が異常になり、このためそのパル
ス（ａ）の波高が高レベル、低レベルのいずれかになっ
て、その期間が所定期間ＴＩ、Ｔ２を超えてしまったよ
うな場合には、両比較回路１６．１８の出力レベルから
そのことが容易にかつ確実に分かる。
第１図は本発明の実施例に係る定周期繰り返しパルスの
有無検出回路の回路図、第２回は第１図回路の動作説明
に供するタイミングチャート、第３図は従来例の第１図
に対応する回路図、第４図は従来例の第２図に対応する
タイミングチャートである。 ８は積分回路、１６．１８は第１．第２比較回路、（ａ
）はパルス、（ｂ）は積分出力、（Ｃ）は第２基準値、
（ｄ）は第１基準値、（ｅ）は比較回路出力。
有無検出回路の回路図、第２回は第１図回路の動作説明
に供するタイミングチャート、第３図は従来例の第１図
に対応する回路図、第４図は従来例の第２図に対応する
タイミングチャートである。 ８は積分回路、１６．１８は第１．第２比較回路、（ａ
）はパルス、（ｂ）は積分出力、（Ｃ）は第２基準値、
（ｄ）は第１基準値、（ｅ）は比較回路出力。
Claims (1)
- （１）定周期で繰り返して与えられるパルスの波高が高
レベルか低レベルかにより充電動作または放電動作を行
う積分回路と、 前記パルスの波高の高レベル期間が所定期間を超えると
きの前記積分回路からの積分出力を第１基準値と比較す
る第１比較回路と、同じく前記パルスの波高の低レベル
期間が所定期間を超えるときの前記積分回路からの積分
出力を第２基準値と比較する第２比較回路とを備えてな
る、定周期繰り返しパルスの有無検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6958585A JPS61228722A (ja) | 1985-04-02 | 1985-04-02 | 定周期繰り返しパルスの有無検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6958585A JPS61228722A (ja) | 1985-04-02 | 1985-04-02 | 定周期繰り返しパルスの有無検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61228722A true JPS61228722A (ja) | 1986-10-11 |
Family
ID=13407046
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6958585A Pending JPS61228722A (ja) | 1985-04-02 | 1985-04-02 | 定周期繰り返しパルスの有無検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61228722A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59134919A (ja) * | 1983-01-19 | 1984-08-02 | Asahi Denki Kogyo Kk | 誤動作防止回路 |
-
1985
- 1985-04-02 JP JP6958585A patent/JPS61228722A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59134919A (ja) * | 1983-01-19 | 1984-08-02 | Asahi Denki Kogyo Kk | 誤動作防止回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4873452A (en) | Collision detector for a vehicle | |
| US4199728A (en) | Slope detector | |
| JPS61228722A (ja) | 定周期繰り返しパルスの有無検出回路 | |
| JP2556156B2 (ja) | 車載用制御装置のマイクロコンピュータ暴走監視装置 | |
| US5831567A (en) | Method and signal processing apparatus for generating digital signal from analog signal | |
| JP2850618B2 (ja) | リセット制御回路 | |
| JP2571090Y2 (ja) | ウォッチドッグ回路 | |
| JPS6122564Y2 (ja) | ||
| JPH0843464A (ja) | パルス信号測定装置 | |
| JPS625725Y2 (ja) | ||
| JP2751272B2 (ja) | モータの異常回転検出装置 | |
| JP2583446B2 (ja) | クロック信号の停止検出回路 | |
| JPH0534005Y2 (ja) | ||
| JP2692135B2 (ja) | 負荷制御装置 | |
| JPS63271170A (ja) | ピ−ク検出回路 | |
| JP3312543B2 (ja) | Ｃｐｕ監視回路 | |
| JPS60126739A (ja) | プログラマブルｉｃの誤動作防止回路 | |
| JP2606324Y2 (ja) | 故障検出装置 | |
| KR970000967Y1 (ko) | 진동감지기의 감지신호 출력 이중화 회로 | |
| JPH049638Y2 (ja) | ||
| KR0139905Y1 (ko) | 출력전압 검출장치 | |
| JPS61156443A (ja) | マイクロコンピユ−タの暴走監視装置 | |
| JPH0337738A (ja) | Ｃｐｕ回路の暴走検出方式 | |
| JPS605344A (ja) | 異常検出装置 | |
| JPS6346878A (ja) | 垂直同期検出回路 |