JPH0534005Y2 - - Google Patents

Info

Publication number
JPH0534005Y2
JPH0534005Y2 JP8937382U JP8937382U JPH0534005Y2 JP H0534005 Y2 JPH0534005 Y2 JP H0534005Y2 JP 8937382 U JP8937382 U JP 8937382U JP 8937382 U JP8937382 U JP 8937382U JP H0534005 Y2 JPH0534005 Y2 JP H0534005Y2
Authority
JP
Japan
Prior art keywords
output
signal
circuit
follow
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP8937382U
Other languages
English (en)
Other versions
JPS58190710U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP8937382U priority Critical patent/JPS58190710U/ja
Publication of JPS58190710U publication Critical patent/JPS58190710U/ja
Application granted granted Critical
Publication of JPH0534005Y2 publication Critical patent/JPH0534005Y2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Feedback Control In General (AREA)

Description

【考案の詳細な説明】 <産業上の利用分野> 本考案は、その入力信号とその出力信号との間
に一定の関係が維持されるように構成された追従
回路に設置され、この追従回路の動作を監視する
不良検出回路の改善に関するものである。
<従来の技術> プロセス等の制御において、入力信号と出力信
号が一定の関係を維持しているか否かを監視する
ために、追従回路が用いられる。
一般的な追従回路としては、入力信号とこの追
従回路の出力信号の偏差を演算器で演算し、この
演算器の出力を比較器でゼロレベルと比較してそ
の出力の極性を判別し、この判別結果により積分
器の出力を増加させるか減少させるか制御し、こ
の積分器の出力である出力信号を入力信号に一致
させるようにしたものが用いられる。
更に、このような追従回路には、その動作の良
不良を監視するために、不良検出回路が設置され
る。この不良検出回路は、追従回路における演算
器の入出力偏差を検出し、その偏差が設定値を越
えるとタイマのリセツト信号を解除し、一定時間
後、警報を出力するように構成される。
<考案が解決しようとする課題> しかしながら、上述した従来の追従回路の不良
検出回路は、アナログ方式で構成されているた
め、繁雑な回路であり、最近のデイジタル機器に
設置するのに煩わしいという問題があつた。
本考案は、このような問題を解決することを課
題とし、追従回路の不良検出回路をデイジタル方
式でかつ簡易な構成で実現することを目的とす
る。
<課題を解決するための手段> 以上の課題を解決した本考案は、入力信号と出
力信号との偏差を演算する演算器と、前記偏差と
ゼロレベルとを比較し前記偏差が正の時は“1”
レベルを出力し負の時は“0”レベルを出力する
比較器と、この比較器の出力が“1”レベルの時
は出力増加方向信号を出力し前記比較器の出力が
“0”レベルの時は出力減少方向信号を出力する
極性判別回路と、この極性判別回路の前記出力増
加方向信号を受けてその出力を増加させ前記出力
減少方向信号を受けてその出力を減少させる積分
器とを有し、この積分器の出力を前記入力信号に
追従した出力回路とする追従回路に設置され、当
該追従回路の動作の不良を検出する追従回路の不
良検出回路において、前記比較器の出力の立ち上
がりにより一定時間幅のパルスを発生させるモノ
マルチと、一定周波数の出力信号を出力する発振
器と、開閉動作を行い開いている際に前記発振器
の出力を通過させるゲートと、このゲートから与
えられる一定周波数の前記出力信号をカウントし
前記モノマルチから出力される一定時間幅のパル
スによりセツトされオーバーフローするとこのオ
ーバーフロー信号を前記ゲートに閉信号として与
えるカウンタとを備え、前記カウンタから出力さ
れる前記オーバーフロー信号を前記追従回路の不
良検出信号とすることを特徴とする追従回路の不
良検出回路である。
<作用> 本考案の追従回路の不良検出回路は、次のよう
に作用する。
追従回路が正常状態の際、カウンタは、発振器
からの一定周波数の出力信号をカウントし、モノ
マルチからの一定時間幅のパルスでリセツトされ
ている。追従回路が異常状態となり、その入力信
号と出力信号との偏差が“0”レベルまたは
“1”レベルのままとなると、カウンタがオーバ
ーフローしこのオーバーフロー信号を追従回路の
不良検出信号とする。
<実施例> 以下、図面を参照して本考案を詳細に説明す
る。
第1図は、本考案の一実施例を示す構成ブロツ
ク図である。
はじめに、この図において、一般的な追従回路
の部分を説明する。
即ち、1は入力信号Eiと出力信号EOとの偏差ε
を演算する演算器、2は該演算器の出力をゼロレ
ベルと比較する比較器、3は該比較器2の出力の
極性を判別しその極性に応じて積分器の積分方法
を切換える信号を発生する極性判別回路、4は該
極性判別回路3の出力を受ける積分器である。こ
の積分器4は入力信号の信号ホールド回路を構成
しており、その出力EOは演算器1に入力される。
これらの演算器1、比較器2、極性判別回路3
及び積分器4により追従回路が構成され、入力信
号Eiに対して積分器4の出力がこの追従回路の出
力信号EOとされる。
さて、このような追従回路に付加される本考案
の不良検出回路は、次の回路要素により構成され
る。
即ち、不良検出回路は、パルスを発生する発振
器5、該発振器5の出力を受けるアンドゲート
6、該アンドゲート6の出力を受けるカウンタ
7、上記追従回路内の比較器2の出力を受けて一
定幅のパルスを出力するモノマルチ8より、構成
される。尚、カウンタ7の出力は警報信号
ALARMとして出力されるとともに、アンドゲ
ート6にも入力される。また、モノマルチ8の出
力パルスERは、カウンタ7のリセツト信号とし
て働く。
さて、このように構成された追従回路及びこの
追従回路に付加された不良検出回路の動作を、第
2図のタイムチヤートを用いて説明する。
最初に、追従回路側の動作を説明する。
比較器2は、演算器1の偏差出力εを受け、こ
の出力εとゼロレベルとを比較して第2図に示す
ような信号ECを出力する。比較器2は、偏差出
力εが正の時は、“1”レベルを出力し、負の時
は“0”レベルを出力する。また、比較器2には
偏差出力εが“0”近辺でも安定な動作をさせる
ために、ヒステリシス特性をもたせてもよい。ヒ
ステリシス特性をもたせると、比較器2の出力
は、偏差出力εが“0”近辺の値をとつた場合で
も必ず“1”レベルか“0”レベルのいずれかの
状態をとるので、安定な動作が行える。このヒス
テリシスの幅は必要に応じて任意の値に設定する
ことができる。
極性判別回路3は、比較器2の出力に応じて積
分器4に与える信号の極性を切り換える。比較器
2の出力ECが“1”レベルの時には、出力EO
入力Eiより小さいことを示しているので、積分器
4の出力EOが増加する向きの出力増加方向信号
(UP信号)を出力する。また、比較器2の出力
ECが“0”レベルの時には、出力EOが入力Eiより
大きいことを示しているので、積分器4の出力
EOは減少する向きの出力減少方向信号(DOWN
信号)を出力する。
積分器4は、このようなUP信号、DOWN信号
を受けて第2図EOに示すような積分波形を出力
し、その出力EOは入力信号Eiに一致するように制
御される。尚、積分器4はアナログ積分器に限る
必要はなく、デイジタル方式のものであつてもよ
い。アナログ積分器を用いる場合、UP信号は負
極性の基準電圧、DOWN信号は正極性の基準電
圧になる。一方、デイジタル式の積分器を用いる
場合、UP信号、DOWN信号ともにパルス信号と
なる。また、デイジタル式の積分器を用いる場合
は、演算器1及び比較器2ともにデイジタル式の
ものを用いる必要がある。
次に、このような追従回路に設置される本考案
の追従回路の不良検出回路の動作を説明する。
モノマルチ8は、比較器2の出力ECの立ち上
がりにより、第2図ERに示すような一定時間幅
のパルスERを発生させる。このパルスERはカウ
ンタ7のリセツト信号として働き、このパルス
ERが立上がるたびごとに、カウンタ7の内容は
“0”にクリアされる。
追従回路が正常に動作している場合には、リセ
ツト信号であるパルスERがある期間ごとに繰返
し出力されるので、カウンタ7はオーバーフロー
することはない。
一方、追従回路に異常が生じると、比較器2の
出力ECは“0”レベルまたは“1”レベルのい
ずれかのレベルを維持し、モノマルチ8からはリ
セツト信号であるパルスERが出力されなくなる。
第2図の場合では比較器2の出力ECは“1”レ
ベルのままとなり、この結果、カウンタ7は発振
器5からの出力パルスのカウントを継続し、つい
にはオーバーフローする。カウンタ7がオーバー
フローするとアンドゲート6は閉じ、以後その状
態が維持される。尚、オーバーフロー信号は負論
理(“0”レベル)で出力されるものとする。
このカウンタ7のオーバーフロー信号を警報信
号ALARMとして利用する。警報信号ALARM
は、追従回路が正常動作状態に復帰してモノマル
チ8からパルスERが出力されるまでその状態を
維持する。第2図ALARMは、警報信号
ALARMの出力状態を示す図である。この警報
信号ALARMを利用して、警報ランプを点灯さ
せる。または警報ブザーを鳴らせる等の警報動作
を行うことができる。
カウンタ7に設定する時間、即ちモノマルチ8
が動作しなくなつてから警報信号ALARMが出
力されるまでの時間Tは、追従回路が入力信号Ei
の最大変化の追従に要する時間よりも長く設定す
る。これにより、追従回路が正常に動作している
間は警報信号ALARMが出力されることはない。
尚、積分器4の出力信号EOは常に増加方向ま
たは減少方向であり、偏差出力εが“0”となつ
た場合でも、偏差出力εと積分器4出力とを比較
する比較器2は、結局、そのヒステリシス幅で
“1”レベルまたは“0”レベルを出力すること
になり、極性判別回路3の出力信号により積分器
4の出力EOは増加方向または減少方向となる。
上述の説明では、比較器2の出力ECをパルス
化してリセツト信号ERを生成するのにモノマル
チ8を用いたが、モノマルチ8の代わりに微分回
路を用いてパルス化してもよい。
<考案の効果> 以上詳細に説明したように、本考案の追従回路
の不良検出回路によれば、追従回路の不良検出を
デイジタル方式で行うことができ、かつ簡易な構
成で不良検出回路を実現することができる。
【図面の簡単な説明】
第1図は本考案の一実施例を示す電気的構成
図、第2図は第1図に示した本考案の一実施例に
おける各部の動作波形を示す図である。 1……演算器、2……比較器、3……極性判別
回路、4……積分器、5……発振器、6……アン
ドゲート、7……カウンタ、8……モノマルチ。

Claims (1)

    【実用新案登録請求の範囲】
  1. 入力信号と出力信号との偏差を演算する演算器
    と、前記偏差とゼロレベルとを比較し前記偏差が
    正の時は“1”レベルを出力し負の時は“0”レ
    ベルを出力する比較器と、この比較器の出力が
    “1”レベルの時は出力増加方向信号を出力し前
    記比較器の出力が“0”レベルの時は出力減少方
    向信号を出力する極性判別回路と、この極性判別
    回路の前記出力増加方向信号を受けてその出力を
    増加させ前記出力減少方向信号を受けてその出力
    を減少させる積分器とを有し、この積分器の出力
    を前記入力信号に追従した出力信号とする追従回
    路に設置され、当該追従回路の動作の不良を検出
    する追従回路の不良検出回路において、前記比較
    器の出力の立ち上がりにより一定時間幅のパルス
    を発生させるモノマルチと、一定周波数の出力信
    号を出力する発振器と、開閉動作を行い開いてい
    る際に前記発振器の出力を通過させるゲートと、
    このゲートから与えられる一定周波数の前記出力
    信号をカウントし前記モノマルチから出力される
    一定時間幅のパルスによりリセツトされオーバー
    フローするとこのオーバーフロー信号を前記ゲー
    トに閉信号として与えるカウンタとを備え、前記
    カウンタから出力される前記オーバーフロー信号
    を前記追従回路の不良検出信号とすることを特徴
    とする追従回路の不良検出回路。
JP8937382U 1982-06-15 1982-06-15 追従回路の不良検出回路 Granted JPS58190710U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8937382U JPS58190710U (ja) 1982-06-15 1982-06-15 追従回路の不良検出回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8937382U JPS58190710U (ja) 1982-06-15 1982-06-15 追従回路の不良検出回路

Publications (2)

Publication Number Publication Date
JPS58190710U JPS58190710U (ja) 1983-12-19
JPH0534005Y2 true JPH0534005Y2 (ja) 1993-08-30

Family

ID=30097996

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8937382U Granted JPS58190710U (ja) 1982-06-15 1982-06-15 追従回路の不良検出回路

Country Status (1)

Country Link
JP (1) JPS58190710U (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200001622A (ko) 2014-10-28 2020-01-06 고쿠리쓰 겐큐 가이하쓰 호징 리가가쿠 겐큐소 자기 소자, 스커미온 메모리, 스커미온 메모리 장치, 스커미온 메모리 탑재 고체 전자 장치, 데이터 기록 장치, 데이터 처리 장치 및 통신 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200001622A (ko) 2014-10-28 2020-01-06 고쿠리쓰 겐큐 가이하쓰 호징 리가가쿠 겐큐소 자기 소자, 스커미온 메모리, 스커미온 메모리 장치, 스커미온 메모리 탑재 고체 전자 장치, 데이터 기록 장치, 데이터 처리 장치 및 통신 장치

Also Published As

Publication number Publication date
JPS58190710U (ja) 1983-12-19

Similar Documents

Publication Publication Date Title
JPH0754335B2 (ja) ピーク値検出回路
US3970919A (en) Regulating digital power supply
JPH0534005Y2 (ja)
JPS5876910A (ja) 異常検出装置
JPH0286210A (ja) トランジスタの異常検出回路
JPH05297992A (ja) プログラマブルコントローラの入力回路
JP2857442B2 (ja) 電源装置の低電圧検出装置
JP2585554B2 (ja) 電源装置
JPH0564425A (ja) 昇圧コンバータの過電流検出回路
JPS6277653A (ja) 誤動作防止回路
JPS57182809A (en) Positioning controller
JPH0447674Y2 (ja)
JP3287446B2 (ja) ロック狂い検出装置
JPS6169391A (ja) モータ駆動装置の制御方法
JPH0654867B2 (ja) 負荷制御装置
JPS62254629A (ja) 受電量調整装置
JPS63271170A (ja) ピ−ク検出回路
JP2527395B2 (ja) 充電器の電池温度検出方式
JP2661167B2 (ja) 半導体スイッチの電流零点遮断制御方法
JPH01170369A (ja) スイッチングレギュレータ
JPH0231888Y2 (ja)
JPH0348568Y2 (ja)
JP2557106Y2 (ja) 二重化制御装置
JPS5943012B2 (ja) 位相比較器
JPS61163722A (ja) A/dコンバ−タ