JPS61228793A - ビデオ信号処理システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 この発明は、ビデオ信号処理方式に、より具体的にいえ
ば第１のクロックに同期した（たとえばバーストにロッ
クされた）ビデオ・サンプルを第２のクロックに同期し
た（たとえば水平同期信号にロックされた）ビデオ・サ
ンプルに変換するだめの装置を使用した方式に関するも
のである。

〈発明の背景〉 デジタ／ｌ／ＴＶ受像機の様なデジタル・ビデオ信号処
理方式は、通常、ビデオ信号のバースト成分に同期した
サンプリング・クロックによってアナログ・ビデオ信号
をデジタル・サンプルに変換する。サンプリング・クロ
ックを、従ってデジタル・ビデオ・サンプルをバースト
に同期させると、合成ビデオ信号のカラー成分の復調と
カラー信号処理に都合が良い。

２倍周波数走査（順次走査）という様な或種の受像機の
改善にとっては線周波数に位相ロックされたサンプルを
得ることが望ましい。標準ＮＴＳＣ信号では、バースト
にロックされたサンプリング・クロックは線周波数にも
同期しているが、非標準信号やＰＡＬビデオ信号のバー
ストにロックされたデジタル・ビデオ・サンプルは線周
波数にロックされない。

従って、バーストにロックされたデジタル・ビデオ・サ
ンプルを線周波数にロックされたサンプルに変換する装
置が要求されている。この変換を行なう場合に、サンプ
ルの位相と線周波数にロックされたクロックの位相との
間の対応は、普通のデジタル・カラー復号装置を利用す
る場合ても維持されねばならない。

〈発明の概要〉 この発明の一具体例によるカラー成分を含んでいる合成
ビデオ信号を処理するためのビデオ信号処理方式では、
ビデオ信号は、上記カラー成分の規則正しく繰返す位相
でサンプルされたビデオ信号サンプルの形のサンプルさ
れたデータ様式のものである。この方式は、上記ビデオ
信号サンプルに同期したサンプル・クロツク信号の信号
源と、上記サンプル・クロツク・信号と非同期の処理ク
ロック信号の信号源とを持っている。サンプル・クロツ
ク信号源には位相符号化手段が結合されていて上記ビデ
オ信号サンプルの各サンプリング位相に対応するサンプ
ル・クロツク・デジタル符号を生成する。また同時に生
ずる記憶および読出し動作によって、上記ビデオ信号サ
ンプルと各付属デジタル符号とを上記サンプル・クロツ
ク信号と同期して記憶し、またこの記憶されたビデオ信
号サンプルと付属デジタル符号とを上記処理クロック信
号と同期して読出すだめの、上記ビデオ信号サンプルと
上記サンプル・クロツク・デジタル符号を受入れるだめ
の入力ポートを持ったメモリ手段が設けられている。

たとえば、上記の処理クロック信号は合成ビデオ信号の
水平同期成分に位相ロックされており、処理方式は、メ
モリ手段に結合されデジタル符号に応じて合成１ビデオ
信号のカラー成分を復調する利用手段を持っている。

く詳細な説明〉 以下、この発明を図面を参照しっ一説明する。

第１図には、カラー・バースト基準信号（ＢＵＲ８Ｔ）
の一部と、位相ロックされた副搬送波周波数の４倍の周
波数のクロック（４Ｆｓｃ）の関係とが示されている。

バースト波形上のＸ点は、４　Ｆ　ｓｃクロックに応じ
てバースト信号がサンプルされる一連の点を示している
。図示されたこのサンプリング点はカラー信号の復号を
簡単化するように選ばれている。バースト周波数は３．
５８ＭＨｚ　（ＮＴＳＣ）で１サイクル当り４個のサン
プルが抽出される。

バーストのピーク点では、−（Ｂ−Ｙ）色差信号に相当
するカラー・バーストとサンプリング点のうちの１つと
が生ずる。次の連続する３個のサンプリング点は９０度
の位相間隔で発生する。デジタルＴＶ方式の設計者にと
って周知のように、これら後者の３個のサンプリング点
は、それぞれ、（Ｒ〜Ｙ）、（Ｂ−Ｙ）および−（Ｒ−
Ｙ）色差サンプルに相当する。

サンプルを順次−（’Ｂ−Ｙ）、（Ｒ−Ｙ）、（Ｂ−Ｙ
）および−（Ｒ−Ｙ）サンプルに対応させればこの互に
間挿されたサンプルを分解（デマルチプレキシング）す
ることによって、デジタル・クロミナンス信号の直交成
分を分離することができる。或いは、４個の間挿サンプ
ルよシ成る各列のうちの２個のみを選択することによっ
て、直交成分の分離と復調を行なうことができる。たと
えば、（Ｒ−Ｙ）サンプルと（Ｂ−Ｙ）サンプルのみを
選択してそれらをそれぞれの出力ポートに生成するデマ
ルチプレクサを使えば、復調された（Ｒ−Ｙ）と（Ｂ−
Ｙ）色差信号を得ることができる。第１図に示された（
　ＲＹ　）　ＯＬクロックと（Ｂ　−Ｙ　）　ＣＬクロ
ックとは、上記の様な復調を行なうのに使用されるもの
である。この様な簡単なりロミナンス信号の復調を行な
うには、復調用のクロックの位相はサンプリング・クロ
ックに対して一定に維持しなければならない。

バーストにロックされたクロック（バースト・ロック・
クロックという）で信号をサンプルしこれをバースト・
ロック・クロックと非同期の線周波数にロックされたク
ロック（線ロック・クロックという）で処理するデジタ
ルＴＶ方式では、サンプル位相と処理クロック位相との
間にほとんど或いは全く位相の整−性（コヒーレンス）
が無い。

一般に、これはビデオ信号の輝度（ルミナンス）成分の
処理にとって重要なことではない。しかし、これはたと
えばビデオ信号のクロミナンス成分のこの簡単な復調方
式にとって妨げとなる。しかし、非同期クロックで働く
この処理回路は、一般に、サンプルがサンプル・クロツ
ク位相情報と共に供給されるならば、或いはバースト・
クロックから非同期クロックへの変換装置がサンプル位
相をクロック位相と一致させるならば、普通のカラー信
号処理回路で構成することができる。以下、非同期クロ
ックを線ロック・クロックと云うことにする。

第２図は、アナログ・ビデオ信号を、カラー・バースト
に位相ロックされたサンプリング・クロック信号と同期
的にパルス符号変調された（ＰＣＭ２進数）様式に変換
し、かつこのＰＣＭ符号化ワードをたとえばビデオ信号
の水平同期成分に位相ロックされたクロック信号に同期
して処理するだめのビデオ信号処理方式の一部を示す。

この方式においてサンプリング・クロック位相は符号化
される。クロック位相符号化ワードは、この方式でサン
プル位相を処理方式のクロック位相に関連をもたせるの
に使用するだめに、ＰＣＭビデオ・サンプル符号化ワー
ドと連なっている。

以下の各図において、細い矢印をつけた線は、付加斜線
とその斜線に付記した並列接続数を示す数字とが付けら
れていない限り、一般に１本の導体による接続を示して
いる。幅の広い矢印は多数の線より成るバスを示す。第
２図において、たとえばチューナ／検波器からのベース
バンド合成ビデオ信号は端子１０を介してアナログ−デ
ジタル変換器（ＡＤＣ）１１のアナログ入力端子に供給
される。

ＡＤＣｌｌは、バースト−ロック・クロック発生器１２
カラのサンプリング・クロックに応じてその入力に供給
されたアナログ信号のＰＯＭ化信号を生成する。Ａ　Ｄ
　Ｃ１１からのこのＰＣＭサンプルはカラー副搬送波周
波数の４倍の周波数で発生し、合成ビデオ信号のクロミ
ナンス成分のサンプルがたとえば繰返し間挿関係の（Ｒ
−Ｙ）ｎ、（Ｂ−Ｙ）ｎ、−（Ｒ−Ｙ）ｎおよび−（Ｂ
−Ｙ）ｎの順序で発生するように副搬送波に位相ロック
されている。

ＡＤＣＩＩからのサンプルはバースト・ロック・クロッ
ク発生器１２に供給される。この発生器１２は副搬送波
の４倍周波数のクロック４Ｆ　ｓｃと別のクロック信号
Ｆｓｃおよび２ＦＳＣを発生する。

クロック発生器１２で発生したこれら３種のクロック信
号はサンプル・クロツク位相符号器１３ニ印加される。

位相符号器１３は、その時のサンプリング・クロック・
サイクルの位相に対応した２准将号化ワードを生成する
。たとえば、−（Ｂ−Ｙ）、（Ｒ−Ｙ）、（Ｂ−Ｙ）お
よび−（Ｒ−Ｙ）信号軸に沿つたサンプルに対応するサ
ンプリング・クロツク２進符号は、それぞれ符号化ワー
ド０Ｏ１０１、ｌＯおよび１１となる。この対応関係は
第１図に示されている。

第３図は、バースト・ロック・クロック発生器１２の一
具体例の構成をブロック形式で、およびクロック位相符
号器１３の論理回路構成を示している。

このバースト・ロック・クロック発生器１２は周知の構
成のものである。第３図において、ＡＤＯは位相ロック
・ループの一部をなしており、そのためこの位相検知器
は２進装置である。この位相ロック・ループを端子１０
に供給されるアナログ信号に応答するように構成し得る
ことは容易に諒解されよう。

第３図に示すクロック位相符号器は、この機能を果すた
めに使用できる回路の一例である。位相符号器１３のＡ
ＮＤゲートおよびＯＲゲートは第１図の４ＦＳ０　、２
ＦＳＯおよびＦＢＱクロック波形を図中て示した符号化
ワードに変換する。バッファ・メモリ１７の入力タイミ
ングによって、位相符号器ｌ３の出力とメモリ１７０間
にラッチを入れて４ＦＳＯの一りロック圏期全体に対し
てクロック位相符号を維持することが望ましい。

Ｆｓｃと２’Ｆ　Ｓｏクロック波形は４個の符号化ワー
ドの列を発生するに充分な情報を含んでいる。たとえば
、サンプル−（Ｂ−Ｙ）、（Ｒ−Ｙ）、（Ｂ−Ｙ）およ
び−（Ｒ−Ｙ）にそれぞれ対応するように符号化ワード
１０．０１．００および１１を選んだとさればＭＳＢク
ロック位相符号ビットおよびＬＳ’Ｂクロック位相ビッ
トとしてそれぞれＦＢＱクロック信号と２ＦＳＯクロッ
ク信号を利用することができる。

このクロック位相符号化ワードの選択は全く自由でたｙ
最終的にこの符号化ワードを使用する復号器の設計に関
係があるだけである。

第２図の説明に戻って、ＡＤＣｌｌからのＰＣＭサンプ
ルは、バースト・ロック・サンプルを線ロック・サンプ
ル周波数に変換するバッファ・メモリ１７に印加される
。

バッファ・メモリ１７は、先入れ先出しくファースト・
イン・ファースト・アウト）型のすなわちＦＩＦＯメモ
リとして周知のメモリ装置の一形態のものである。第２
図の回路で使用するＦＩＦＯメモリの一例は第７図を参
照して後述する。

バッファ・メモリ１７は、データを成る第１の周波数で
記憶位置に書込みまた同時にこの第１周波数と同期した
第２の周波数で記憶位置からデータ読出しができるもの
である。

書込みアドレス・カウンタ１５は、バースト・ロック・
クロック発生器１２からの４ＦＳ（３サンプリング・ク
ロックに応じて、ＡＤＣｌｌからのＰＣＭサンプル符号
化ワードおよび符号器１３からのサンプリング・クロッ
ク符号化ワードの発生に同期してアドレス符号化ワード
を発生する。書込みアドレス・カウンタ１５からのアド
レス符号化ワードハハツファ・メモリ１７の書込みアド
レス入力ポートＷ７．に印加され、各ＰＣＭビデオ・サ
ンプルをメモリ中の特定記憶位置に割当てる。

読出しアドレス・カウンタ１６に発生した読出しアドレ
ス符号化ワードはバッファ・メモリ１７の読出しアドレ
ス入カポ−）　Ｒ／、に印加される。バラファ・メモリ
１７はこの読出しアドレス符号化ワードに応じて、この
符号化ワードの発生に同期した周波数で一連のＰＣＭビ
デオ・クロック位相符号化ワードを出力する。

読出しアドレス・カウンタは、線ロック・クロック発生
器１４からのクロック信号４ＦｉＣ′に応じて読出しア
ドレス符号化ワードを生成する。クロック信号４　Ｆ　
ｓｃ’の周波数はサンプリング・クロック４Ｆｓｃの周
波数と実質的に等しいものとする（入力ビデオ信号がＰ
ＡＬ信号であれば、４　Ｆ　ｓｃクロックの周波数は１
７．７３’４４７５　ＭＨｚであり、４　Ｆ　ｓｃ’ク
ロックの周波数は１７．７３４３７５　ＭＨｚである）
。

或いは、ＡＤＣｌｌからのサンプル周波数を、このサン
プルをバッファ・メモリ１７へ印加する前により低い周
波数に変換することもできる。この新しい低いサンプル
周波数Ｆ　Ｓａｍｐｌｅはバースト・クロックにロック
される。この様な低い周波数のサンプルに合わせて読出
しクロックＦ　Ｓａｍｐｌｅ’は実質的にＦ　Ｓａｍｐ
ｌｅ周波数と等しくする。

線ロック・クロック発生器１４は、端子１ｏに生ずｒ１
３） るアナログ合成ビデオ信号の水平同期成分に応じて、４
　Ｆ　ｓｃクロック信号と実質的に等しくかつビデオ信
号の水平同期成分に位相ロックされたクロック信号４Ｆ
ＳＣ′を発生する。クロック発生器１４はビデオ信号処
理回路の分野の専門家にとって周知の普通の位相ロック
・ループ回路より成るものである。成る種の用途では、
端子１０に到来するビデオ信号とは別の信号源から４　
Ｆ　Ｓｏ’クロックを取出すこともできることに注意さ
れたい。

クロック発生器１４は、また、アドレス・カウンタ１５
．１６およびバッファ・メモリ１７を周期的にリセット
するリセット信号Ｒも発生する。リセットパルスの周波
数は、クロック４Ｆｓｃ　、！：　４Ｆｓｃ’間＋７）
予想周波数差とバッファ・メモリの大きさとによって決
まる。この周波数差が小さければ、リセット周波数は垂
直周波数に相当しだもρとなるが、周波数差が大きくか
つ／またはメモリの寸法が小さければリセット周波数は
水平周波数に相当したものとなる。リセットは、ビデオ
情報が損失することが無いように帰線期間中に行なうこ
とが望ましい。

バッファ・メモリ１７からのビデオ・サンプルはビデオ
信号処理回路１８に印加され、そこで４Ｆ　ｓｃ’クロ
ック周波数で同期処理される。

カラー信号の処理が無ければ、デジタル・ビデオ信号処
理は一般にサンプリング・クロックの位相には影響され
ない。カラー信号処理は、また、直交位相の色差信号の
分離と復調を除いてクロック位相には影響されない。第
４図は、第２図のデジタル・ビデオ信号処理器１８中に
組込むことのできる色差信号の分離および復調器を示し
ている。

第４図において、パス１９上に現われるバッファ・メモ
リ１７からの一連のサンプルは、デジタル帯域通過フィ
ルタ２５に印加されるビデオ・サンプルと遅延素子２７
に印加されるサンプル・クロツク位相符号とに分離され
る。デジタル帯域通過フィルタ２５は有限インパルス応
答フィルタであって、合成ビデオ信号のクロミナンス成
分が占める周波数スペクトル部分を通過させ輝度成分を
実質的に除去するように構成されている。帯域通過フィ
ルタ２５は、４　Ｆ　ｓｃ’クロック信号で逐次制御さ
れ、従って、メモリ１７から供給されるビデオ・サンプ
ルと同期的に動作する。

フィルタ２５からのクロミナンス・サンプルは、４　Ｆ
　ｓｃ’クロックでラッチ２６にクロック入力させられ
る。ラッチ２６からのサンプル出力はラッチ２９と３０
のデータ入力ポートに並列に印加される。ラッチ２つと
３０は、その各クロック入力端子Ｃにクロック位相復号
器２８から印加される制御信号に応じてデータを入力す
るように調整されている。第４図に示されている復号器
の場合、ラッチ２９は（Ｒ−Ｙ）位相のサンプルのみを
入力するように、ラッチ３０は（Ｂ−Ｙ）位相のサンプ
ルのみを受入れるように条件付けられている。従って、
ラッチ２９　ト３０カラの出力サンプル列はそれぞれ復
調された（Ｒ−Ｙ）と（Ｂ−Ｙ）色差信号を表わしてい
る。これらの色差信号は、飽和度の制御その他の処理を
更に行なうためにクロマ処理器３３に印加される。

パス１９と復号器２８の間に結合された遅延素子２７は
補償用の遅延を与えて復号器２８からの制御信号をラッ
チ２６から供給されるサンプルと適正に整列させる。

と−に例示しだ復号器２８は第１図に示すサンプリング
・クロック位相符号化ワードを判別するように構成され
ている。具体的には、（Ｒ−Ｙ）サンプルと（Ｂ−Ｙ）
サンプルの位相符号はそれぞれＯｌと１０である。ＡＮ
Ｄゲート３４はその２つの入力端子に印加される論理状
態がＯ１符号のときのみ論理１を出力し、ＡＮＤゲート
３３はその２つの入力端子の論理状態が１０符号のとき
のみ論理１を出力する。ＡＮＤゲート３３と３４の両出
力端子は、それぞれＡＮＤゲート３１と３２を介してラ
ッチ３ｏと２９のクロック入力端子に結合されている。

ＡＮＤゲート３１と３２の各第２入力端子には４　Ｆ　
Ｓ（３’クロック信号が印加されて、ＡＮＤゲート３３
と３４からの復号された出力信号を帯域通過フィルタ２
５、ラッチ２６およびクロマ処理器３３に印加されるク
ロック信号に同期化させる。

色差信号の復調でなく分離を行ない度い場合には、この
サンプル・クロツク位相を２Ｆ　ｓｃクロッりの論理状
態に対応する１ビット符号化ワードで符号化する。この
場合、復号器はその位相符号化　　　　゛ワードとその
補数をそれぞれラッチ２９と３０のクロック入力端子に
印加する装置に変る。

第５図は、第２図に示しだクロック変換装置の変形構成
でくし形フィルタと共に使用するだめのものである。第
５図の装置の各素子のうち第２図の素子と同じ数字符号
を付けたものは同様な機能を持つものである。

くし形フィルタは正確に線順次で発生するサンプルを必
要とする。一般に、くし形フィルタの応答性は、もしク
ロック周波数変換処理でサンプルが欠落すると悪影響を
受ける。従って、くし形フィルタ処理はクロック周波数
変換よシ前段で行なうべきである。

シカし、もしメモリ１７が線毎（ライン・パイ・ライン
）のベースでリセットされて特定サンプルが線相互間で
整列するのであれば、くし形フィルタをメモリよりも後
段に置いてもよい。

くし形フィルタは、分離されたクロミナンス信号と輝度
信号を供給するので、このくし形フィルタに後続するバ
ッファ・メモリ１７はとれら両信号を受入れるための並
列メモリ部を持っていなければならない。しかし、この
並列メモリは、同じ書込みおよび読出しアドレス符号で
並列に制御されるものである。

クロック位相符号器１３′の構造は使用されるくし形フ
ィルタの構成によって決まる。くし形フィルタ２０によ
って生成されるクロミナンス信号が、このくし形フィル
タ２００入カポートに印加される合成ビデオ信号のクロ
ミナンス成分と同相であれば、クロック位相符号器１３
′はクロック位相符号器１３と同じものとなる。また、
もしくし形フィルタ２０が、入力クロミナンス成分に対
してたとえば１８０度位相のずれたクロミナンス信号を
生成する場合は、符号器１３′はその差に対処できるよ
うに構成されねばならない。たとえば、符号器は、この
１８０度の位相差を補償するために、入力サンプルの位
相（Ｒ−Ｙ）、（Ｂ−Ｙ）、−（Ｒ−Ｙ）、−’（Ｂ−
Ｙ）についてそれぞれ符号化ワード１１．００．０１お
よび１ｏを発生するように構成しなければならない。

第６図はまた別の実施例で、バッファ・メモリのサンプ
ル出力が処理クロック４　Ｆ　Ｓ（３’と適当な位相に
されてその後普通のデジタル・ビデオ処理回路で処理さ
れるようになっている。第６図の素子で第２図の素子と
同じ数字符号を付けられたものは同様な作用をするもの
である。

第６図において、線ロック・クロック発生器１４′は付
加クロック信号２ＦＳ（！’とＦ　ｓｃ’を生成するよ
うに構成されている。これらのクロック信号と４　Ｆ　
ｓｃ’クロック信号は、符号器１３と同様なもので良い
クロック位相符号器５０に印加され、この符号器は後続
するビデオ処理回路（図示せず）で使用されるクロック
４　Ｆ　ｓｃ’のその時点の位相を表わす符号化ワード
を発生する。発生器１４′で発生するクロック信号は、
カラー副搬送波の線相互の関係に対応するように、たと
えばＮＴＳＣ方式の場合にはＦ　ｓｃ’クロックは線相
互間で１８０度の関係になるように、位相を定められる
。４　Ｆ　ｓｃ’クロックの位相はバッファ・メモリ１
７のサンプル出力のすンプリング・クロック位相と比較
される。もし位相差があれば、読出しクロック・アドレ
スが調節されて、メモｊＪ１７から読出されたサンプル
がその時の線ロック・クロック位相と同じサンプリング
・クロック位相４Ｆ　ｓｃでサンプルされたものとなる
Ｉうにされる。

第６図において、サンプル位相ト４ＦＳＣ′クロック位
相の比較はＲＯＭ５１によって行なわれる。メモリ１７
から出力されるその時のサンプルのサンプル位相彰符号
化ワードと符号器５０からの４　Ｆ　ＥＩＯ’位相符号
化ワードは合成されて、アドレス符号化ワードとなりＲ
ＯＭ５１に供給される。ＲＯＭ５１中生成するようにプ
ログラムされている。この修正値は加算器５３に供給さ
れ、そこで読出しアドレス・カウンタ１６から供給され
る読出しアドレスと加算／減算される。加算器５３の出
力は次いでメモリ１７の読出しアドレス入力ポートルｔ
に印加される。

下記の表は、サンプル位相とクロック位相の符号のすべ
ての組合せに関しＲＯＭ５１中にプロゲラムされた修正
値を示す。この表は、バッファ・メモリ１７がＯから７
までの番号をつけられた８個のメモリ位置を持っている
ものとしている。アドレス・カウンタ１５からの書込み
アドレス符号とカウンタ１６からの読出しアドレス符号
は、アドレス値Ｏから７まで連続的て循環（リサイクル
）する。

従って、もし線ロック・クロック４ＦＳＯの位相がサン
プリング・クロックに対してスリップすると、バッファ
・メモリ１７中のどのメモリ位置がその時の４ＦＳＣ′
クロック位相と同相のサンプルを持っているか決めるの
は簡単なことである。

ＲＯＭ５１中にプログラムされたこの一例修正値は、現
にメモリ１７から出力される誤サンプルに最も近い所要
サンプリング位相を持つサンプルが選択されるように選
ばれる。

ＲＯＭ５１はまた別の修正値でプログラムすることもで
きる＝たとえば、修正値は、４　Ｆ　Ｓ（！’クロック
の位相がサンプル位相符号の後方にスリップするときは
常に読出しアドレス符号化ワードを増加させ、また４　
Ｆ　ｓｃ’クロックの位相がサンプル位相符号よシ前に
進むときは読出し符号化ワードを減少させるように、選
ぶことができる。

ＲＯＭ５１は、好ましくは、ビデオ情報の存在しないビ
デオ信号期間すなわち水平帰線期間の読出しアドレスを
修正するように設定される。これは、クロック発生器１
４′中で適当な可動信号を発生してこれをＲＯＭ５１の
可動入力に印加することによって行なうことができる。

この場合、可動信号と可動信号の間にすべての読出しア
ドレスに同じ修正値を印加する。この可動信号はアドレ
ス・カウンタに印加されるリセット制御信号と異なる周
波数であってもよい。

アドレス修正が、カウンタ１６からの読出しアドレス符
号化ワードに対してではなくカウンタ１５からの書込み
アドレス符号化ワードに対して行なわれること、或いは
読出しと書込みの符号化ワードの双方に対して合成修正
がなされることは容易に理解できる。更に、アドレス修
正は、読出しおよび／または書込みアドレス・カウンタ
に付するクロック・パルスの入力を選択的に禁止または
増大させることによって行なわれる。

第６図に示された方式の変形例で、バッファ・メモリ容
量がサンプリング位相の数の整数倍である形式のもので
は、サンプリング・クロック位相符号を符号器１３から
ＲＯＭ５１のアドレス入力に直接に印加するようにでき
る。この形は破線で描かれたバス５４で例示されている
。

標準ＰＡＬビデオ信号を線ロック・サンプルに変換する
ことが必要で、線ロック・クロック４ＦＳＱ’がバース
ト・ロック・クロックよシも垂直期間当シ正確に２個少
をいパルスを含んでいる様な別の実施例では、各垂直期
間中に加算器５３に対して２を加算する回路（８段バッ
ファ・メモリに対してモジューロ８）を持っている。こ
の回路は、各垂直期間中に２回クロックされる３段２進
数カウンタで構成されている。この３段２進数カウン゛
りからの３個の出力信号は所要の修正符号をなしている
。

第７図は、上記した装置で使用するバッファ・メモリの
一例を示している。このメモリは並列入力並列出力ＦＩ
ＦＯメモリである。この図で、データ入力バスから得ら
れる入力サンプルは、ラッチ１０２〜１０９のデータ入
カポ−）Ｄに並列に供給される。各入力サンプルは復号
器１０１からのラッチ信号に応じて各ラッチ１０２〜１
０９中に順次入力させられる。ラッチ信号の入力は１サ
ンプル期間当り１個のラッチを可動状態にする。書込み
アドレス値を一様に増加させると、復号器１０１は各ラ
ッチを順次可動状態として、以後第１ラツチを戻るよう
に再循環を繰返す。

ラッチ１０２〜１０９の出力ポートは出力ポートでデー
タ出力に並列接続されている。各ラッチの出力ポートは
３状態出力で、出力可動パルスを受けるラッチ１０２〜
１０９のみがデータ出力ポートにデータを供給する。ラ
ッチ１０２〜１０９は、１サンプル周期に１つの信号を
出す８者択１（ワン・オブ・エイト）復号器１１０の出
力に応じて可動状態にされる。復号器１１０は読出しア
ドレス・カウンタ１１１から供給される２進読出しアド
レス値に応動して各ラッチを順次動作させる。復号器１
’ｏ１と１１０はたとえばＭＳ工集積回路５Ｎ７４Ｌ８
１３Ｂの如き型式のものである。ラッチ１０２〜１０９
の型式はたとえばＭＳＳ工種積回路５Ｎ７４ＬＳ３７４
如きものである。この５Ｎ７４ＬＳ３７４は８ビツト装
置であるが、もしそれよシも多数のビットを必要とする
場合はこの付加データ・ビットに適応できるように各ラ
ッチ１０２〜１０９に別の装置を並列接続さればよい。

【図面の簡単な説明】

第１図は、カラー・バースト信号とそれに位相ロックさ
れたクロック信号の一部を示す波形図、第２図、第５図
および第６図は何れもこの発明を実施したビデオ信号処
理方式のブロック図、第３図は上記第２図、第５図およ
び第６図の方式に使用するクロック位相符号発生回路の
ブロック図、第４図は関連クロック位相符号を有するビ
デオ・サンプルに使用するサンプル・データ・カラー復
調器のブロック図、第７図は第２図、第５図および第６
図の方式中に使用されるく（ツファ・メモリのブロック
図である。 １０・・・入力端子、１２・・・サンプル・クロツク信
号源（バースト・ロック・クロック発生器）、１３・・
・サンプル・クロツク・デジタル信号供給手段（位相符
号器）、１４・・・処理用クロック信号源（線ロック・
クロック発生器）、１７・・・メモリ手段（バッファ・
メモリ）。

Claims (1)

【特許請求の範囲】
1. （１）カラー成分の規則正しく繰返す位相でサンプルさ
   れたビデオ信号サンプルの形のサンプル・データ様式で
   ビデオ信号が供給されるような、カラー成分を含む合成
   ビデオ信号を対象としたビデオ信号処理方式であつて、 上記ビデオ信号サンプルと同期したサンプル・クロツク
   信号の信号源と、 上記サンプル・クロツク信号の信号源に結合され上記ビ
   デオ信号サンプルの各サンプリング位相に対応するサン
   プル・クロツク・デジタル符号を供給する手段と、 上記サンプル・クロツク信号と非同期の処理用クロツク
   信号の信号源と、 上記ビデオ信号サンプルと上記サンプル・クロツク・デ
   ジタル符号とを受入れる入力を有し、上記サンプル・ク
   ロツク信号と同期して上記ビデオ信号サンプルと各付属
   デジタル符号とを記憶し、かつ上記処理用クロツク信号
   と同期して上記記憶されたビデオ信号サンプルと付属デ
   ジタル符号とを読出すもので、この記憶と読出し動作が
   同時に行なわれるようなメモリ手段と、を具備したビデ
   オ信号処理方式。