JPS646596Y2 - - Google Patents

Description

【考案の詳細な説明】

本考案はフエールセーフ形無接点継電器に関す
るもので、さらに詳しくいえばトランジスタや抵
抗などの一般電子部品を用いて論理的に従来の電
磁リレーと同等の動作をし、かつ危険故障の状態
を回避し得るフエールセーフ機能を備えた無接点
継電器に関するものである。 信号保安装置やエレベータ制御回路等の故障を
自動的に安全な方向に検出し、これらの故障時に
安全側に作動する必要のある所謂フエールセーフ
制御論理回路においては、一般の半導体論理素子
を導入することには問題がある。つまりこれらの
素子では直流制御によることから素子の短絡また
は断線を生じた場合、必ずしも安全側に作動する
とは言い難い。 従来、これらの点が重要視される信号保安装置
などにおいては、電磁リレーによつて殆んどの場
合対処しているのが実情である。すなわち、小形
電磁リレーでは比較的小電流であることと、接点
開離力を大きくすることなどにより、接点間融着
現象の発生する確率を極めて小さくできる前提の
もとにフエールセーフ論理回路を構成している。 従来の一般的な電磁リレーの内部回路を第１図
に示し説明すると、図において１，２は電磁リレ
ーＫの両端子で、直流電圧を端子１，２間に印加
すると、動作接点（常時開接点）Ｎは閉成し、復
旧接点（常時閉接点）Ｒは開放する。今、入力電
圧印加を論理表示として“Ａ”として端子１，２
に印加し、接点閉の出力を“Ｂ”として端子３，
４間に出力し、接点開の出力を相補形“”とし
て端子５，６間に出力し、更に各接点Ｎ，Ｒに印
加する電圧をＣとし、端子７，８および９，１０
間にこの電圧を考えると、論理的にＣと各接点の
論理条件とは論理積を示すことになり下記の通り
となる。Ｂ＝CA，＝Ｃこの関係を表わす論
理動作をシンボルを用いて表わすと第２図に示す
ようになる。 今、第２図に示す論理回路について、故障モー
ドを含めて真理値表を作成すると、下表に示すよ
うなものになる。

【表】 〓０〓出力なし
ここで故障モードとしては２通り考えられ、安
全故障と危険故障に分けることができる。そして
安全故障を電磁リレーの場合に対応させて表現す
れば、励磁コイル断線および接点接触不良が同時
または別々に発生した場合になる。また危険故障
については融着、接点間短絡などの場合に相当し
これは保安制御用リレーでは殆んど起り得ない悪
性の故障である。一般に信号保安装置やエレベー
タ制御回路などでは上表の安全故障のモードまで
で制御論理を構成し、故障を自動的に安全な方向
に検出するフエールセーフの場合、極めて不都合
で、従来からこの解決が要望されていた。 本考案は以上の点に鑑み、このような問題を解
決すべくなされたもので、上記従来の欠点を除去
すると共に、電磁リレーの動作モードとしての上
記真理値表を満足し、故障モードのすべては真理
値表の安全故障の範囲にとどまり、決して危険故
障の状態にならないフエールセーフ形の無接点継
電器を提供するものである。従来において、デイ
プレツシヨン型電界効果トランジスタの非直線特
性を利用することにより回路を構成し、入力端子
を二つ有していることによつて、この一方の入力
端子を利用して、優先回路の作成等その応用範囲
の広いフエールセーフ形無接点継電器がこの考案
と同一出願人によつて提案されている（特願昭54
−135145）。 ところで前記先願の無接点継電器は一方の入力
端子には交流入力信号が印加され、この交流入力
信号はデイプレツシヨン形FETのソース接地形
増幅回路の入力ゲートに印加され、この増幅回路
の出力は入力信号レベルが一定以上になつたとき
出力を発生する第一のレベル検出回路に接続され
ると共に前記交流入力は結合抵抗器を介してバイ
ポーラトランジスタ増幅回路のベースに接続さ
れ、他方の入力端子には前記バイポーラトランジ
スタ増幅回路の直流バイアス電圧が印加され、こ
の直流バイアス電圧は結合抵抗器を介して前記
FET増幅回路の入力ゲートに接続され、前記バ
イポーラトランジスタ増幅回路の出力に第二のレ
ベル検出回路を接続して、前記バイポーラトラン
ジスタ増幅回路の直流バイアス電圧を直流論理入
力として、前記FETの増幅回路の飽和と不飽和
によつて、前記二つのレベル検出回路を互に相補
的に動作せしめ出力とすることによつてフエール
セーフの無接点継電器を構成している。しかしな
がら、前記先願の無接点継電器においてはバイポ
ーラトランジスタ増幅回路の出力にレベル検出回
路を接続して相補的出力の一方の出力としている
ため、レベル検出回路の設定レベルが低い値に変
動した場合には直流論理入力すなわちバイポーラ
トランジスタの直流バイアス電圧がない場合にバ
イポーラトランジスタ増幅回路に従属接続するレ
ベル検出回路の出力に交流出力を生じることが考
えられ、この場合には直流論理入力がないにもか
かわらず出力を生じるという可能性を残してい
た。 本考案は前記従来の無接点継電器が内包してい
た問題点を解決し、直流論理入力がない場合には
本来出力を生じないレベル検出回路に出力を生ず
ることがない、更に信頼度の高いフエールセーフ
形無接点継電器を提供するものである。 このような目的を達成するために本考案による
フエールセーフ形無接点継電器は直流論理入力の
ないときにはバイポーラトランジスタ増幅回路に
従属接続するレベル検出回路のしきい値レベルを
超過し、過まつて出力することがないようなゲー
ト回路を有する回路構成にしたものである。以下
図に従がつて本考案の一実施例を説明する。 第３図は本考案によるフエールセーフ形無接点
継電器の実施例を示す回路図である。Q₁はデイ
プレツシヨン形FET，Q₂，Q₃，Q₄はバイポーラ
トランジスタである。本回路はゲート入力抵抗
R₁，R₂、ドレイン抵抗R₃，Q₁で構成されるFET
増幅回路およびそれに続くレベル検出回路と、ベ
ース入力抵抗R₄，R₅、コレクタ抵抗R₆，Q₂で構
成されるトランジスタインバータ回路、その出力
からR₇を通して接続されるR₉，R₁₀，R₁₁，R₁₃，
R₁₄，R₁₅，Q₃，Q₄より構成されるシユミツト回
路およびこのシユミツト回路の直流電源から抵抗
R₁₂を介してこのシユミツト回路のエミツタ抵抗
R₉とR₁₀の接続点に接続されこの接続点からダイ
オードD₂、抵抗R₈を通して前記トランジスタイ
ンバータのコレクタに接続されるバイアス電源帰
還回路および前記FET増幅回路のゲート入力抵
抗R₁，R₂の接続点からトランジスタインバータ
のコレクタ抵抗R₆に接続されるダイオードD₁、
コンデンサC₁の並列回路より構成される。 第４図および第５図は本考案のフエールセーフ
形無接点継電器の入力波形と出力波形の例を示す
図であり、以下第３図と第４図および第５図に従
つて動作の詳細な説明をする。一例として直流電
源電圧Vcに12Vを引加し、Ｃ入力に波高値12Vの
矩形波信号を入力し、Ａ入力電圧が0V、すなわ
ち直流論諭入力“０”のときを考える。このとき
の入力波形と出力波形例を第４図に示す。Ｃ入力
波形および出力波形は論理“１”出力有りをＡ
入力波形およびＢ出力波形は論理“０”出力なし
を表わす。Ｃ入力より入つた矩形波はR₁2，D₂，
R₈を通つて流れる電流を電源とするトランジス
タインバータ回路Q₂のコレクタ出力より抵抗R₆、
コンデンサC₁、抵抗R₂を通つてFET増幅回路に
入力され、FET増幅回路の出力がレベル検出回
路を動作させて一例として波高値12Vの矩形波の
出力を発生させる。一方R₇を通してシユミツ
ト回路に加わる信号電圧はQ₃のベース電圧がQ₃
のエミツタ電圧よりも必ず低くなるのでＢの出力
は一例として6Vの直流電圧だけで矩形波は出力
されず無信号出力となり、従つて論理“０”とな
る。次に直流論理入力Ａに一例として直流12Vの
電圧を引加し直流論理入力“１”とした場合を考
える。このときの入力波形と出力波形例を第５図
に示す。Ａ入力からの電流は、R₁，D₁，R₆を通
してトランジスタインバータ回路に電源を供給
し、その出力はR₇を通つてシユミツト回路に入
力され、シユミツト回路を動作させて直流6Vの
上に一例として波高値6Vの矩形波のＢ出力を発
生させ、従つて論理“１”となる。一方R₁，R₂
を通つてFET増幅回路の入力に印加された直流
電圧はデイプレツシヨン形FETQ₁のゲートをソ
ースに比べて正の電位にするためFETQ₁は電流
が流れ始めると同時に飽和特性を有してオン状態
となるため出力は0Vとなり無信号となつて、
従つて論理“０”となる。 以上の動作説明により第２図に示す論理を満足
することは明らかである。動作説明中の入力及び
出力の電圧値及びバイアス電源電圧は必要に応じ
て適宜回路の抵抗等によつて設定すべき性質の値
である。本考案は物理的要因によつて回路素子が
短絡または断線した場合でも上記真理値表に示す
危険故障が発生し得ない特長があり、以下これに
ついて説明する。 先づＢ出力が出るためにはシユミツト回路が動
作しなければならない。Q₂が正常ならばその出
力レベルはＡ入力“０”の状態では、その他の素
子故障に関係なく、必ずシユミツト回路の動作レ
ベルよりも低い値となるのでシユミツト回路は動
作しない。またQ₂が開放または短絡の故障の場
合ではそれぞれシユミツト入力は開放または接地
状態となるのでシユミツト回路は動作しない。従
つてＡ入力“０”の状態ではＢ出力がある故障状
態はあり得ない。次にＢ出力がありかつ出力が
あるためにはR₂に交流のみ流れていなければな
らないので、Ａ入力が“１”のときはこれは不可
能である。また、Q₁が開放、短絡の故障の場合
ではそれぞれレベル検出回路の入力レベル開放ま
たは接地状態になつてしまうので出力は“０”
となる。従つてＡ入力が“１”でＢ出力と出力
が同時に出力する故障状態はあり得ない。 以上の説明から明らかなように、本考案によれ
ば、複雑な手段を用いることなく簡単な構成によ
つて消費電力が少なくかつ比較的小形で、しかも
全たく機械的接点などを必要としないので摩耗部
分がなく装置全体の寿命を著しく長からしめうる
と共に、安価に供し得ることができ、また電磁リ
レーの欠点である接点の接触不良、動作信頼性の
低下、接点消耗等、種々の欠点を一挙に除去する
ことができ、システムの長寿命化と高信頼化を計
ることができるので、実用上の効果は極めて大で
ある。さらに構成の簡素化にともなつて価格を低
減すると共に、直流論理入力がないときに矩形波
信号がレベル検出回路のしきい値レベルを超過し
て過まつて出力することがないようなバイアス電
源帰還回路によるゲート回路を有することによ
り、故障モードは全て安全側であり、決して危険
故障の状態にならないという効果を有する。よつ
て多頻度繰返し動作の激しい回路で接点消耗が問
題でかつフエールセーフ機能の要求される各種装
置に用いて顕著な効果を発揮する。

【図面の簡単な説明】

第１図は従来の電磁リレーの概略を示す回路
図、第２図は第１図の論理回路図、第３図は本発
明によるフエールセーフ形無接点継電器の一実施
例を示す回路図である。第３図においてＡは直流
論理入力、Ｃは矩形波入力、Ｂ，は出力、Vc
は直流バイアス電圧、Q₁はデイプレツシヨン型
FET，Q₂，Q₃，Q₄はバイポーラトランジスタ、
C₁はコンデンサ、D₁，D₂はダイオード、R₁〜R₁₅
は抵抗器を示す。第４図はＣ入力にクロツクとし
て周期的矩形波信号が入力されており、Ａ入力の
直流論理入力“０”のときの入力波形と出力波形
例を示し、第５図はＣ入力に矩形波信号が入力さ
れており、Ａ入力の直流論理入力が“１”のとき
の入力波形と出力波形例を示す。

Claims (1)

【実用新案登録請求の範囲】
1. デイプレツシヨン形FETのソース接地形FET
   増幅回路と、前記ソース接地形FET増幅回路に
   接続するレベル検出回路と、前記FET増幅回路
   のゲート入力抵抗の一部からダイオードとコンデ
   ンサの並列回路および抵抗R₆を介してコレクタ
   バイアスを供給されるトランジスタQ₂とからな
   るトランジスタインバータ回路と、前記トランジ
   スタインバータ回路に接続されるトランジスタシ
   ユミツト回路と、前記シユミツト回路の直流電源
   から抵抗を介して前記トランジスタシユミツト回
   路の入力トランジスタのエミツタ抵抗の一部に接
   続され、この接続点からダイオードと抵抗の直列
   回路を介して前記トランジスタインバータ回路の
   トランジスタのコレクタに接続されるバイアス電
   源帰還回路とから成り、前記FET増幅回路のゲ
   ート入力を直流論理入力とし、前記トランジスタ
   インバータ回路のベースにクロツクパルスとして
   周期的矩形波を入力し、前記直流論理入力有りの
   とき前記レベル検出回路の周期的矩形波出力をな
   しとするとともにシユミツト回路の周期的矩形波
   出力をありとし、かつ前記直流論理入力なしのと
   き前記レベル検出回路の周期的矩形波出力を有り
   とするとともにシユミツト回路の周期的矩形波出
   力をなしとして、前記レベル検出回路及びシユミ
   ツト回路間の周期的矩形波出力の有り、なしをた
   がいに相補的に出力させることを特徴とするフエ
   ールセーフ無接点継電器。