JPS61233558A - 文字変換方式 - Google Patents
文字変換方式Info
- Publication number
- JPS61233558A JPS61233558A JP60038745A JP3874585A JPS61233558A JP S61233558 A JPS61233558 A JP S61233558A JP 60038745 A JP60038745 A JP 60038745A JP 3874585 A JP3874585 A JP 3874585A JP S61233558 A JPS61233558 A JP S61233558A
- Authority
- JP
- Japan
- Prior art keywords
- character
- memory
- character conversion
- data
- conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K15/00—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers
- G06K15/02—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Editing Of Facsimile Originals (AREA)
- Dot-Matrix Printers And Others (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、文字変換方式に関し、特に印字装置において
、縦書き文字と横書き文字とを互いに変換する印字文字
の変換制御方式に関するものである。
、縦書き文字と横書き文字とを互いに変換する印字文字
の変換制御方式に関するものである。
表示装置の場合には、表示画面により表示される文字の
上下方向が確定してしまうのに対して、印字装置の場合
には、出力される用紙の種類が複数種類あり、かつその
用紙上に印字される文字を縦向きに印字したいときと、
横向きに印字したいときとがある。従来の印字装置にお
いては、このような要求に応えるため１次の３つの方法
を用いている。（ａ）マイクロプログラムにより制御し
て。
上下方向が確定してしまうのに対して、印字装置の場合
には、出力される用紙の種類が複数種類あり、かつその
用紙上に印字される文字を縦向きに印字したいときと、
横向きに印字したいときとがある。従来の印字装置にお
いては、このような要求に応えるため１次の３つの方法
を用いている。（ａ）マイクロプログラムにより制御し
て。
縦書き印字文字を横書き印字文字に変換する方法、（ｂ
）横書き文字パターンメモリと横書きパターンメモリの
２種類を備えて、必要に応じてこれらを使い分ける方法
、（Ｃ）縦書きパターンメモリのみを備え、変換回路に
より縦書き文字を横書き文字パターンに変換する方法、
である。しかし、上記（ａ）の方法では、ａ−スキャン
方式パターンメモリ（行方向に走査するキャラクタジェ
ネレータ）をプログラムにより列（カラム）方向に読取
って別のメモリに書込むことによって、縦横変換してい
るが１文字変換処理が長くなり、印字装置の処理能力が
低下する等の問題がある。また、（ｂ）の方法では、文
字パターンメモリの容量が増加し、ハードウェア量が増
大するため、コスト高となるので、やはり問題である。
）横書き文字パターンメモリと横書きパターンメモリの
２種類を備えて、必要に応じてこれらを使い分ける方法
、（Ｃ）縦書きパターンメモリのみを備え、変換回路に
より縦書き文字を横書き文字パターンに変換する方法、
である。しかし、上記（ａ）の方法では、ａ−スキャン
方式パターンメモリ（行方向に走査するキャラクタジェ
ネレータ）をプログラムにより列（カラム）方向に読取
って別のメモリに書込むことによって、縦横変換してい
るが１文字変換処理が長くなり、印字装置の処理能力が
低下する等の問題がある。また、（ｂ）の方法では、文
字パターンメモリの容量が増加し、ハードウェア量が増
大するため、コスト高となるので、やはり問題である。
さらに、（ｃ）の方法では、例えば、特開昭５５−１０
６４７号公報に記載されているように、２４Ｘ２４ドツ
トマトリクスのうち８ビツトずつ並列にデータを取出せ
るような文字パターンメモリ（第５図（ａ）に示すよう
に、ブロックＭＯ−Ｍ７１より構成される）と、−それ
ぞれ８ビツトからなる８個のシフトレジスタにより構成
された変換記憶部とを備え、文字パターンの横方向１列
の２４ドツトのデータをＭＯ（０〜７ドツト）、Ｍｌ（
８〜１５ドツト）、Ｍ２（１６〜２３ドツト）のブロッ
クを取出すこと、つまり３回アクセスすることにより読
出せるような構成のものを用いる。そして、先ず、最初
にブロックＭＯ，Ｍ３．Ｍ６．・・・・・・Ｍ２１のデ
ータを取出し、これらを８個のシフトレジスタにセット
した後。
６４７号公報に記載されているように、２４Ｘ２４ドツ
トマトリクスのうち８ビツトずつ並列にデータを取出せ
るような文字パターンメモリ（第５図（ａ）に示すよう
に、ブロックＭＯ−Ｍ７１より構成される）と、−それ
ぞれ８ビツトからなる８個のシフトレジスタにより構成
された変換記憶部とを備え、文字パターンの横方向１列
の２４ドツトのデータをＭＯ（０〜７ドツト）、Ｍｌ（
８〜１５ドツト）、Ｍ２（１６〜２３ドツト）のブロッ
クを取出すこと、つまり３回アクセスすることにより読
出せるような構成のものを用いる。そして、先ず、最初
にブロックＭＯ，Ｍ３．Ｍ６．・・・・・・Ｍ２１のデ
ータを取出し、これらを８個のシフトレジスタにセット
した後。
シフトクロックにより各シフトレジスタからｌビットず
つ出力させる。出力された８ビツトデータを、別に設け
られた横向き文字用メモリ（第５図（ｂ）に示すように
、ブロックＡＯ〜Ａ７１より構成される）の変換用アド
レスＡＯに格納し、順次Ａ３．Ａ６．・・・・・・Ａ２
１に格納することによって、縦横変換されたパターンメ
モリが得られる。
つ出力させる。出力された８ビツトデータを、別に設け
られた横向き文字用メモリ（第５図（ｂ）に示すように
、ブロックＡＯ〜Ａ７１より構成される）の変換用アド
レスＡＯに格納し、順次Ａ３．Ａ６．・・・・・・Ａ２
１に格納することによって、縦横変換されたパターンメ
モリが得られる。
このように、（ｃ）の方法では、パターンメモリをマイ
クロプロセッサにより直接アクセスするのではなく、プ
ログラムによりアドレスレジスタにアドレスをセットす
ることによりアクセスしているため、制御方法が複雑に
なるという点で問題がある。
クロプロセッサにより直接アクセスするのではなく、プ
ログラムによりアドレスレジスタにアドレスをセットす
ることによりアクセスしているため、制御方法が複雑に
なるという点で問題がある。
本発明の目的は、このような従来の問題を解決し、縦書
き文字と横書き文字の変換処理時間を短縮するとともに
、八−ドウエアの容量を増加させずに、低コストで構成
できる文字変換方式を提供することにある。
き文字と横書き文字の変換処理時間を短縮するとともに
、八−ドウエアの容量を増加させずに、低コストで構成
できる文字変換方式を提供することにある。
上記目的を達成するため、本発明の文字変換方式は、縦
書き用の文字パターンを格納する文字パターンメモリと
、該文字パターンメモリから読出した文字パターンを格
納する複数個のシフトレジスタからなる文字変換メモリ
と、該文字変換メモリおよび文字パターンメモリを直接
アクセスするマイクロプロセッサとを有し、上記文字パ
ターンメモリから読出した文字パターンを同一ビットの
集合体に分解して上記文字変換メモリに格納し。
書き用の文字パターンを格納する文字パターンメモリと
、該文字パターンメモリから読出した文字パターンを格
納する複数個のシフトレジスタからなる文字変換メモリ
と、該文字変換メモリおよび文字パターンメモリを直接
アクセスするマイクロプロセッサとを有し、上記文字パ
ターンメモリから読出した文字パターンを同一ビットの
集合体に分解して上記文字変換メモリに格納し。
該文字変換メモリの内容を一度に全部読出して横書き用
文字パターンに変換することに特徴がある。
文字パターンに変換することに特徴がある。
以下、本発明の実施例を、図面により詳細に説明する。
第１図は１本発明の一実施例を示す文字変換装置のブロ
ック図である。
ック図である。
本実施例では、縦書きのパターンメモリ６と、文字変換
装置（２〜５ 、７ ａ 、 ７ ｂ〜９）と、変換後
の横書きパターンを格納する文字変換メモリ（１０ａ〜
１０ｈ）とから構成される。第１図において、ｌは全体
を制御するためのマイクロプロセッサ、６はブロックＡ
Ｏ−Ａ２からなる縦書きのパターンメモリ、２はパター
ンメモリ６をアクセスするためのアドレスをラッチする
アドレスラッチ回路、３はパターンメモリ・チップセレ
クトデコード回路、４はパターンメモリ・ハイアドレス
ラッチ回路、５はパターンメモリ・ミディアムアドレス
ラッチ回路、７ａ、７ｂはそれぞれ文字変換メモリＬＯ
ａ〜１０ｈに書込み／読出しを行うデータバスバッファ
、９は文字変換メモリ１０ａ〜１０ｈの動作モード（シ
フト／格納）切換え用ラッチである。第１図の信号線と
しては、マイクロプロセッサ１のデータバス１１ ａ、
１ ｌ ｂ、文字パターンメモリ６のローアドレス
・バス１２．文字変換メモリ１０ａ〜１０ｈからデータ
を読取るためのストローブ信号ライン１３．文字変換メ
モリ１０ａ”ｌＯｈを選択するためのストローブ信号線
１４．文字変換メモリ１０のモード切換えストローブ信
号線１５．および文字変換指令信号線１６、文字パター
ンメモリ６からの読出し信号線１７が配置される。
装置（２〜５ 、７ ａ 、 ７ ｂ〜９）と、変換後
の横書きパターンを格納する文字変換メモリ（１０ａ〜
１０ｈ）とから構成される。第１図において、ｌは全体
を制御するためのマイクロプロセッサ、６はブロックＡ
Ｏ−Ａ２からなる縦書きのパターンメモリ、２はパター
ンメモリ６をアクセスするためのアドレスをラッチする
アドレスラッチ回路、３はパターンメモリ・チップセレ
クトデコード回路、４はパターンメモリ・ハイアドレス
ラッチ回路、５はパターンメモリ・ミディアムアドレス
ラッチ回路、７ａ、７ｂはそれぞれ文字変換メモリＬＯ
ａ〜１０ｈに書込み／読出しを行うデータバスバッファ
、９は文字変換メモリ１０ａ〜１０ｈの動作モード（シ
フト／格納）切換え用ラッチである。第１図の信号線と
しては、マイクロプロセッサ１のデータバス１１ ａ、
１ ｌ ｂ、文字パターンメモリ６のローアドレス
・バス１２．文字変換メモリ１０ａ〜１０ｈからデータ
を読取るためのストローブ信号ライン１３．文字変換メ
モリ１０ａ”ｌＯｈを選択するためのストローブ信号線
１４．文字変換メモリ１０のモード切換えストローブ信
号線１５．および文字変換指令信号線１６、文字パター
ンメモリ６からの読出し信号線１７が配置される。
本実施例においては、マイクロプロセッサ１から文字パ
ターンメモリ６および文字変換メモリ１０を直接アクセ
スできるようにして、直接データを読出し、縦横変換で
きるようにしており、それによって、文字パターンメモ
リ６に格納されている文字パターンデータを８バイトず
つ読出して、ビット２０．ビット２１．ビット２２．ビ
ット２３・・・・・・ビット２７の集合体に分解し、縦
書き文字データを横書き文字データに変換処理すること
により１時間の短縮を図る。
ターンメモリ６および文字変換メモリ１０を直接アクセ
スできるようにして、直接データを読出し、縦横変換で
きるようにしており、それによって、文字パターンメモ
リ６に格納されている文字パターンデータを８バイトず
つ読出して、ビット２０．ビット２１．ビット２２．ビ
ット２３・・・・・・ビット２７の集合体に分解し、縦
書き文字データを横書き文字データに変換処理すること
により１時間の短縮を図る。
先ず、文字パターンメモリ６から文字パターンデータを
読取る時、マイクロプロセッサ１によりデータバス１１
を介してチップセレクトデコード回路３を駆動させ、チ
ップＡＯ−Ａ２を選択する。
読取る時、マイクロプロセッサ１によりデータバス１１
を介してチップセレクトデコード回路３を駆動させ、チ
ップＡＯ−Ａ２を選択する。
次に、文字パターンメモリ６のハイアドレスをラッチ回
路４に、またミディアムアドレスをラッチ回路５に、ま
たローアドレスをラッチ回路２にそれぞれセットする。
路４に、またミディアムアドレスをラッチ回路５に、ま
たローアドレスをラッチ回路２にそれぞれセットする。
その後、マイクロプロセッサ１のリード命令により１文
字パターンメモリ６をＭＯ−Ｍ７の順序で読出す。
字パターンメモリ６をＭＯ−Ｍ７の順序で読出す。
第３図は、第１図の文字パターンメモリに格納されてい
るデータの配列を示す図であり、第４図は第１図の文字
変換メモリに格納するときのデータの配列を示す図であ
る。
るデータの配列を示す図であり、第４図は第１図の文字
変換メモリに格納するときのデータの配列を示す図であ
る。
第３図に示すように、文字パターンメモリ６には、それ
ぞれ８ビツトからなるブロックＭＯ〜Ｍ７１が格納され
ており、各ブロックには、ＭＯの詳細図で示すように、
ビット２０〜２７が格納されている。この文字パターン
メモリ６から読出された文字パターンデータは、読出し
信号線１７を経由して１文字変換メモリストローブ信号
線１４のストローブにより文字変換メモリ１０ａ〜１０
ｈの順番に格納する０文字変換メモリ１０ａ〜１０ｈに
格納する時、文字変換メモリ１０ａ〜１０ｈの動作は、
動作モード切換用ラッチ９を格納モードとしてセットし
ておくことにより、ロードが可能となる。また１文字変
換メモリ１０ａ〜１０ｈに格納される文字パターンの配
列は、第４図に示すように、同一ビット単位の集合体に
分解して格納される。すなわち、レジスタ１０ａにはビ
ット２０の集合、１０ｂにはビット２１の集合、１０ｃ
にはビット２２の集合、・・・・・・１０ｈにはビット
２７の集合が格納される０文字パターンメモリ６から読
出されたＭＯ〜Ｍ７のデータは、データバッファ７ｂに
おいて、各ブロックごとに２７〜２０のシリアルデータ
にして文字変換メモリ１０ａ＝１０ｈに入力した後、順
次シフト動作を行わせて、最初のデータの２７が１０ｈ
に、最後のデータの２０が１０ａに、それぞれセットさ
れた時点で停止させる。従って、第３図のブロックＭの
内容と、第４図のブロックＭの内容とは、全く異なった
ビット内容で構成されることになる。このようにして、
データＭＯ’〜Ｍ７を文字変換メモリ１０ａ〜１０ｈに
格納したならば、マイクロプロセッサ１は文字変換指令
信号線１６に指令を送出するとともに、読取りストロー
ブ信号線１３にストローブを送出し、データバスバッフ
ァ７ａを経由して文字変換メモリ１０ａ〜１０ｈからデ
ータを読出すことにより、縦書き文字を横書き文字に変
換する。ＭＯ−Ｍ７の各ブロックごとの２０〜２７のデ
ータは、バスｌｌａを介してマイクロプロセッサ１に入
力され、別のバッファに格納される。このようにして、
チップＡＯでＭＯ〜Ｍ７゜Ｍ８〜Ｍ１５．Ｍ１６〜Ｍ２
３．チップＡ１でＭ２４〜Ｍ３１．Ｍ３２〜Ｍ３９．Ｍ
４０〜Ｍ４７゜チップＡ２でＭ４８〜Ｍ５５．Ｍ５６〜
Ｍ６３゜Ｍ６４〜Ｍ７１の各ブロックのデータを繰り返
して読出すことにより、７２バイトの縦書き文字を横書
き文字に変換することができる。
ぞれ８ビツトからなるブロックＭＯ〜Ｍ７１が格納され
ており、各ブロックには、ＭＯの詳細図で示すように、
ビット２０〜２７が格納されている。この文字パターン
メモリ６から読出された文字パターンデータは、読出し
信号線１７を経由して１文字変換メモリストローブ信号
線１４のストローブにより文字変換メモリ１０ａ〜１０
ｈの順番に格納する０文字変換メモリ１０ａ〜１０ｈに
格納する時、文字変換メモリ１０ａ〜１０ｈの動作は、
動作モード切換用ラッチ９を格納モードとしてセットし
ておくことにより、ロードが可能となる。また１文字変
換メモリ１０ａ〜１０ｈに格納される文字パターンの配
列は、第４図に示すように、同一ビット単位の集合体に
分解して格納される。すなわち、レジスタ１０ａにはビ
ット２０の集合、１０ｂにはビット２１の集合、１０ｃ
にはビット２２の集合、・・・・・・１０ｈにはビット
２７の集合が格納される０文字パターンメモリ６から読
出されたＭＯ〜Ｍ７のデータは、データバッファ７ｂに
おいて、各ブロックごとに２７〜２０のシリアルデータ
にして文字変換メモリ１０ａ＝１０ｈに入力した後、順
次シフト動作を行わせて、最初のデータの２７が１０ｈ
に、最後のデータの２０が１０ａに、それぞれセットさ
れた時点で停止させる。従って、第３図のブロックＭの
内容と、第４図のブロックＭの内容とは、全く異なった
ビット内容で構成されることになる。このようにして、
データＭＯ’〜Ｍ７を文字変換メモリ１０ａ〜１０ｈに
格納したならば、マイクロプロセッサ１は文字変換指令
信号線１６に指令を送出するとともに、読取りストロー
ブ信号線１３にストローブを送出し、データバスバッフ
ァ７ａを経由して文字変換メモリ１０ａ〜１０ｈからデ
ータを読出すことにより、縦書き文字を横書き文字に変
換する。ＭＯ−Ｍ７の各ブロックごとの２０〜２７のデ
ータは、バスｌｌａを介してマイクロプロセッサ１に入
力され、別のバッファに格納される。このようにして、
チップＡＯでＭＯ〜Ｍ７゜Ｍ８〜Ｍ１５．Ｍ１６〜Ｍ２
３．チップＡ１でＭ２４〜Ｍ３１．Ｍ３２〜Ｍ３９．Ｍ
４０〜Ｍ４７゜チップＡ２でＭ４８〜Ｍ５５．Ｍ５６〜
Ｍ６３゜Ｍ６４〜Ｍ７１の各ブロックのデータを繰り返
して読出すことにより、７２バイトの縦書き文字を横書
き文字に変換することができる。
第２図は、第１図の動作ブローチヤードである。
先ず、マイクロプロセッサ１は文字パターンメモリ６の
チップＡＯ〜Ａ２をチップセレクトデコード回路３にセ
ットしくステップ２１）、パターンメモリ６のハイアド
レスをラッチ回路４にセットするとともに（ステップ２
２）、ミディアムアドレスをラッチ回路５にセットしく
ステップ２３）、ローアドレスをラッチ回路２にセット
する（ステップ２４）１文字パターンメモリ６より文字
データを読取り（ステップ２５）、ブロックＭＯ〜Ｍ７
を全てリードしたならば、文字変換メモリ１０の動作モ
ードをロードにセットしくステップ２６！２７）、 文
字変換メモリｌ Ｑ ａ 〜Ｌ ＯｈにＭＯ−Ｍ７のデ
ータをロードする（ステップ２Ｂ）、８バイトのデータ
をロードしたならば、文字変換メモリ１０ａ〜１０ｈの
動作モードをシフトにセットしくステップ３０）、文字
変換指令信号線１６に指令を発行する（ステップ３１）
１次に、読取りストローブ信号線１３にストローブを送
出して文字変換メモリ１０ａ〜１０ｈからデータを読取
り（ステップ３２）、８バイト分リードしたならば１文
字パターンメモリ６から３ブロツク分（ＭＯ−Ｍ７゜Ｍ
８〜Ｍ１５．Ｍ１６〜Ｍ２３）リードしたか否かを判断
して（ステップ３３．３４）、まだリードしていない場
合には、ステップ２４に戻り文字パターンメモリ６のロ
ーアドレスのみをセットして残りのブロックをリードす
る。また、３ブロツクともリード終了していれば１次に
３チツプ（ＡＯ２Ａｔ、Ａ２）とも文字パターンメモリ
６からリードしたか否かを判断しくステップ３５）、ま
だであれば、ステップ２１に戻って読取り動作を再開す
る。
チップＡＯ〜Ａ２をチップセレクトデコード回路３にセ
ットしくステップ２１）、パターンメモリ６のハイアド
レスをラッチ回路４にセットするとともに（ステップ２
２）、ミディアムアドレスをラッチ回路５にセットしく
ステップ２３）、ローアドレスをラッチ回路２にセット
する（ステップ２４）１文字パターンメモリ６より文字
データを読取り（ステップ２５）、ブロックＭＯ〜Ｍ７
を全てリードしたならば、文字変換メモリ１０の動作モ
ードをロードにセットしくステップ２６！２７）、 文
字変換メモリｌ Ｑ ａ 〜Ｌ ＯｈにＭＯ−Ｍ７のデ
ータをロードする（ステップ２Ｂ）、８バイトのデータ
をロードしたならば、文字変換メモリ１０ａ〜１０ｈの
動作モードをシフトにセットしくステップ３０）、文字
変換指令信号線１６に指令を発行する（ステップ３１）
１次に、読取りストローブ信号線１３にストローブを送
出して文字変換メモリ１０ａ〜１０ｈからデータを読取
り（ステップ３２）、８バイト分リードしたならば１文
字パターンメモリ６から３ブロツク分（ＭＯ−Ｍ７゜Ｍ
８〜Ｍ１５．Ｍ１６〜Ｍ２３）リードしたか否かを判断
して（ステップ３３．３４）、まだリードしていない場
合には、ステップ２４に戻り文字パターンメモリ６のロ
ーアドレスのみをセットして残りのブロックをリードす
る。また、３ブロツクともリード終了していれば１次に
３チツプ（ＡＯ２Ａｔ、Ａ２）とも文字パターンメモリ
６からリードしたか否かを判断しくステップ３５）、ま
だであれば、ステップ２１に戻って読取り動作を再開す
る。
以上、説明したように、本発明によれば、メモリ内の文
字データをリードするとき、８個の文字変換メモリから
一度でリードすることができ、また同一ビットの集合体
に分解して横書き文字データに変換するので、高速動作
が可能であり、処理時間が短縮できる。
字データをリードするとき、８個の文字変換メモリから
一度でリードすることができ、また同一ビットの集合体
に分解して横書き文字データに変換するので、高速動作
が可能であり、処理時間が短縮できる。
第１図は本発明の一実施例を示す文字変換装置のブロッ
ク図、第２図は第１図の動作フローチャート、第３図、
第４図はそれぞれ第１図の文字パｌ：マイクロプロセッ
サ、２，４，５ニアドレスラッチ回路、３：メモリチッ
プデコード回路。 ６：文字パターンメモリ、７ａ、７ｂ：書込み／読出し
用データバスバッファ、８：文字変換メモリ１０ａ”ｌ
Ｏｈを選択するラッチ、９：文字変換メモリ１０ａ〜１
０ｈの動作モード切換用ラッチ、ｌＯａ〜１０ｈ：文字
変換メモリ・第 ２ 図 第 ５ 図 （ａ） 第 ３ 図 第 ヰ 図
ク図、第２図は第１図の動作フローチャート、第３図、
第４図はそれぞれ第１図の文字パｌ：マイクロプロセッ
サ、２，４，５ニアドレスラッチ回路、３：メモリチッ
プデコード回路。 ６：文字パターンメモリ、７ａ、７ｂ：書込み／読出し
用データバスバッファ、８：文字変換メモリ１０ａ”ｌ
Ｏｈを選択するラッチ、９：文字変換メモリ１０ａ〜１
０ｈの動作モード切換用ラッチ、ｌＯａ〜１０ｈ：文字
変換メモリ・第 ２ 図 第 ５ 図 （ａ） 第 ３ 図 第 ヰ 図
Claims (1)
- （１）縦書き用の文字パターンを格納する文字パターン
メモリと、該文字パターンメモリから読出した文字パタ
ーンを格納する複数個のシフトレジスタからなる文字変
換メモリと、該文字変換メモリおよび文字パターンメモ
リを直接アクセスするマイクロプロセッサとを有し、上
記文字パターンメモリから読出した文字パターンを同一
ビットの集合体に分解して上記文字変換メモリに格納し
、該文字変換メモリの内容を一度に全部読出して横書き
用文字パターンに変換することを特徴とする文字変換方
式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60038745A JPS61233558A (ja) | 1985-03-01 | 1985-03-01 | 文字変換方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60038745A JPS61233558A (ja) | 1985-03-01 | 1985-03-01 | 文字変換方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61233558A true JPS61233558A (ja) | 1986-10-17 |
Family
ID=12533847
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60038745A Pending JPS61233558A (ja) | 1985-03-01 | 1985-03-01 | 文字変換方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61233558A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63312855A (ja) * | 1987-06-16 | 1988-12-21 | Mitsubishi Electric Corp | プリンタ装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5776675A (en) * | 1980-10-31 | 1982-05-13 | Toshiba Corp | Control system for kanji (chinese character) printer |
| JPS57100581A (en) * | 1980-12-13 | 1982-06-22 | Usac Electronics Ind Co Ltd | Print control system |
| JPS5917636A (ja) * | 1982-07-21 | 1984-01-28 | Hitachi Ltd | 文字変換方式 |
| JPS59119440A (ja) * | 1982-12-25 | 1984-07-10 | Toshiba Corp | 印字制御方式 |
-
1985
- 1985-03-01 JP JP60038745A patent/JPS61233558A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5776675A (en) * | 1980-10-31 | 1982-05-13 | Toshiba Corp | Control system for kanji (chinese character) printer |
| JPS57100581A (en) * | 1980-12-13 | 1982-06-22 | Usac Electronics Ind Co Ltd | Print control system |
| JPS5917636A (ja) * | 1982-07-21 | 1984-01-28 | Hitachi Ltd | 文字変換方式 |
| JPS59119440A (ja) * | 1982-12-25 | 1984-07-10 | Toshiba Corp | 印字制御方式 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63312855A (ja) * | 1987-06-16 | 1988-12-21 | Mitsubishi Electric Corp | プリンタ装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0773920B2 (ja) | ｎ×ｎビットドットマトリックス９０゜回転回路 | |
| US6035381A (en) | Memory device including main memory storage and distinct key storage accessed using only a row address | |
| JPS61233558A (ja) | 文字変換方式 | |
| JP2502530B2 (ja) | 印字装置 | |
| JPS6037930B2 (ja) | 情報記憶装置 | |
| JPS5897083A (ja) | 縦横変換回路 | |
| JPS6183048A (ja) | イメ−ジデ−タ回転装置 | |
| JPS5945567A (ja) | メモリ書き込み制御回路 | |
| JPS63191651A (ja) | 印字制御装置 | |
| JPS59218690A (ja) | バツフア記憶装置 | |
| JPS6069689A (ja) | 文字パタ−ン発生方式 | |
| JPS63110489A (ja) | 表示メモリ | |
| JPS59219780A (ja) | グラフイツクメモリ・アクセス回路 | |
| JP2003237146A (ja) | 画像処理装置、および、画像処理方法 | |
| JPS62279449A (ja) | デ−タ転送装置 | |
| JPH0195063A (ja) | 出力データ回転方式 | |
| JPS6324320A (ja) | 印字制御装置 | |
| JPS6267585A (ja) | 一括縦横変換方式 | |
| JPS63210993A (ja) | Ｌｃｄ制御方式 | |
| JPS5981685A (ja) | 縦横両用文字パタ−ン発生装置 | |
| JPS62200395A (ja) | デイスプレイ制御装置 | |
| JPH05138935A (ja) | 印字データの並べ替え装置 | |
| JPH0486271A (ja) | パターン印字方式 | |
| JPH02273844A (ja) | メモリアクセス回路および出力装置 | |
| JPH02105264A (ja) | 図形データ処理用メモリー装置 |