JPS6123449A - 伝送システム - Google Patents
伝送システムInfo
- Publication number
- JPS6123449A JPS6123449A JP14348484A JP14348484A JPS6123449A JP S6123449 A JPS6123449 A JP S6123449A JP 14348484 A JP14348484 A JP 14348484A JP 14348484 A JP14348484 A JP 14348484A JP S6123449 A JPS6123449 A JP S6123449A
- Authority
- JP
- Japan
- Prior art keywords
- transmission
- reception
- timing circuit
- loop
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Small-Scale Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明はループ伝送システムに関するものである。
第１図は従来のシステムを示すブロック図であって、図
において（１）は同期ノード、（２）は通信ノー。
において（１）は同期ノード、（２）は通信ノー。
ド、（３）はループ状の伝送路、（４）は端末インタフ
ェース、（５）は端末である。複数の通信ノード（２）
が伝送路（３）によって互に縦続的に接続されｌこの複
数の通信ノード間において、データ転送を行うのである
が、第１図では１つの通信ノードだけを代表的に示して
いる。１つのループ状伝送路（３）内には１つの同期ノ
ード（１）だけが接続される。
ェース、（５）は端末である。複数の通信ノード（２）
が伝送路（３）によって互に縦続的に接続されｌこの複
数の通信ノード間において、データ転送を行うのである
が、第１図では１つの通信ノードだけを代表的に示して
いる。１つのループ状伝送路（３）内には１つの同期ノ
ード（１）だけが接続される。
こｎらのノードにおいて、（ｌｌａ）、（ｌｌｂ）、は
それぞれレシーバ、（１２ａ）、（１２ｂ）はそｎぞれ
トランスミッタ、ａ３ハエ２スティックバッファレジス
タ、（１４ａ）。
それぞれレシーバ、（１２ａ）、（１２ｂ）はそｎぞれ
トランスミッタ、ａ３ハエ２スティックバッファレジス
タ、（１４ａ）。
（１４ｂ）はそれぞれ受信タイミング回路、ａＳは送信
タイミング回路、ａｅは中継シフトレジスタである。
タイミング回路、ａｅは中継シフトレジスタである。
同期ノード（１）は送信タイミング回路ａＳの発生する
送信クロックによって定めらｎるビット周期でトランス
ミッタ（１２ａ）を通して伝送路（３）にビットフシ１
リアルの形の信号を送出する。この信号は通信ノード（
２）のレシーバ（ｎｂ）で受信される。レシーバ（ｌｌ
ｂ）はこの受信信号からタイミング情報、すなわち、そ
の受信信号の受信クロック情報を抽出し、こ扛を受信タ
イミング回路（１４ｂ）に渡す。したがって、受信タイ
ミング回路（１４ｂ）の出力である受力の送信夕日ツク
と完全に一致する。通信ノード（２）テハｖ シー ハ
（ｌｌｂ）の出力が中継シフトレジスタａ日に入力され
、受信タイミング回路（１４ｂ）の出力である受信クロ
ックによってシフトされてトランスミッタ（１２ｂ）を
介して伝送路（３）に送出される。
送信クロックによって定めらｎるビット周期でトランス
ミッタ（１２ａ）を通して伝送路（３）にビットフシ１
リアルの形の信号を送出する。この信号は通信ノード（
２）のレシーバ（ｎｂ）で受信される。レシーバ（ｌｌ
ｂ）はこの受信信号からタイミング情報、すなわち、そ
の受信信号の受信クロック情報を抽出し、こ扛を受信タ
イミング回路（１４ｂ）に渡す。したがって、受信タイ
ミング回路（１４ｂ）の出力である受力の送信夕日ツク
と完全に一致する。通信ノード（２）テハｖ シー ハ
（ｌｌｂ）の出力が中継シフトレジスタａ日に入力され
、受信タイミング回路（１４ｂ）の出力である受信クロ
ックによってシフトされてトランスミッタ（１２ｂ）を
介して伝送路（３）に送出される。
従って通信ノード（２）ではレシーバ（ｌｌｂ）に入力
されるデータの受信データ速度と、トランスミッタ（１
２ｂ）から送出されるデータの送信データ速度は等しい
。
されるデータの受信データ速度と、トランスミッタ（１
２ｂ）から送出されるデータの送信データ速度は等しい
。
中継シフトレジスタａＧは並列信号出方端子と並列信号
入力端子とを備え、とｎらの端子から端末インターフェ
ース（４）を介し端末（５）との間にデータの入出力を
行う。
入力端子とを備え、とｎらの端子から端末インターフェ
ース（４）を介し端末（５）との間にデータの入出力を
行う。
このようにして同期ノード（１）から送出さｒｔ友信号
は、送信時のクロックによって定められるビット周期を
維持したまま複数の通信ノードによって中継されて同期
ノード（１）のレシーバ（ｌｌａ） Ｋ人カされる。レ
シーバ（ｌｌａ）と受信タイミング回路（１４ａ）との
関係は、レシーバ（ｌｌｂ）と受信タイミング回路（１
４ｂ）との関係と同様であり、レシーバ（Ｉｌａ）の出
力は受信タイミング回路（１４ａ）の出方である受信ク
ロックによって制御されてエンスティックバッファレジ
スタ（ＩＩＫ入力される。エラスティックバッファレジ
スタａ３は、一般にＦＩＦＯ（ｆｉｒｓｔ −ｉｎ −
ｆｉｒｓｔ −０ｕｔ）レジスタで構成さ３．ループ状
伝送路（３）を信号が一順するための遅延時間による位
相ず扛を吸収する九めに設けら扛る。エラスティックバ
ッファレジスタ・峙に入力された信号は送信タイミング
回路０りの発生する送信りｐツクにより入力順に読出さ
れ、トランスミッタ（１２ａ）を介して送出される。
は、送信時のクロックによって定められるビット周期を
維持したまま複数の通信ノードによって中継されて同期
ノード（１）のレシーバ（ｌｌａ） Ｋ人カされる。レ
シーバ（ｌｌａ）と受信タイミング回路（１４ａ）との
関係は、レシーバ（ｌｌｂ）と受信タイミング回路（１
４ｂ）との関係と同様であり、レシーバ（Ｉｌａ）の出
力は受信タイミング回路（１４ａ）の出方である受信ク
ロックによって制御されてエンスティックバッファレジ
スタ（ＩＩＫ入力される。エラスティックバッファレジ
スタａ３は、一般にＦＩＦＯ（ｆｉｒｓｔ −ｉｎ −
ｆｉｒｓｔ −０ｕｔ）レジスタで構成さ３．ループ状
伝送路（３）を信号が一順するための遅延時間による位
相ず扛を吸収する九めに設けら扛る。エラスティックバ
ッファレジスタ・峙に入力された信号は送信タイミング
回路０りの発生する送信りｐツクにより入力順に読出さ
れ、トランスミッタ（１２ａ）を介して送出される。
従来のループ伝送システムは以上の様に構成されておシ
、受信タイミング回路の性能に依存してループ状伝送路
（３）内に収容できるノード装置の最大数が定められる
。それは、外来維音やデータパターンジッタ等による受
信信号の歪がノード装置ごとに累積して、終には安定な
タイミング信号の抽出ができなくなるからである。すな
わち、従来のシステムではループ状伝送路内に収容する
ノード装４置数が制約されるという欠点があった。
、受信タイミング回路の性能に依存してループ状伝送路
（３）内に収容できるノード装置の最大数が定められる
。それは、外来維音やデータパターンジッタ等による受
信信号の歪がノード装置ごとに累積して、終には安定な
タイミング信号の抽出ができなくなるからである。すな
わち、従来のシステムではループ状伝送路内に収容する
ノード装４置数が制約されるという欠点があった。
〔この発明は上記のような従来のものの次点を除去する
ためになされたもので、この発明では各通信ノード装置
内に触覚の送信タイミング回路を設けて、この送信タイ
ミング回路で発振する送信クロックにより当該ノード装
置から送出する信号のビット周期を制御し、受信信号に
おけるビットタイミングの歪みの累積を除去した。
ためになされたもので、この発明では各通信ノード装置
内に触覚の送信タイミング回路を設けて、この送信タイ
ミング回路で発振する送信クロックにより当該ノード装
置から送出する信号のビット周期を制御し、受信信号に
おけるビットタイミングの歪みの累積を除去した。
以下この発明の実施例を図面について説明する。
第２図はこの発明の一実施例を示すブロック図で、第１
図と同一符号は相当部分を示し、（２０ａ）。
図と同一符号は相当部分を示し、（２０ａ）。
（２０ｂ）はそｎぞ扛ノート装置、（４ａ）、（４ｂ）
、はそｎぞｎ第１図の（４）に相当する端末インタフェ
ース、（５ａ）、（５ｂ）はそｎそ゛ｎ第１図ノ（５）
に相当する端末、（１３ａ）、（１３ｂ）はそれぞｎ第
１図の＋１３１ｃ相やすル工２スティックバッファレジ
スタ、（１５ａ）、（１５ｂ）、は−’ｔ ｒｔ−Ｐｎ
第１図のａＳに相当する送信タイミング回路、（１６ａ
）、（，１６ｂ）はそれぞｒｔｎ第１図顛に一当する中
継シフトレジスタである。また（１００ａ）。
、はそｎぞｎ第１図の（４）に相当する端末インタフェ
ース、（５ａ）、（５ｂ）はそｎそ゛ｎ第１図ノ（５）
に相当する端末、（１３ａ）、（１３ｂ）はそれぞｎ第
１図の＋１３１ｃ相やすル工２スティックバッファレジ
スタ、（１５ａ）、（１５ｂ）、は−’ｔ ｒｔ−Ｐｎ
第１図のａＳに相当する送信タイミング回路、（１６ａ
）、（，１６ｂ）はそれぞｒｔｎ第１図顛に一当する中
継シフトレジスタである。また（１００ａ）。
（１００ｂ）はそ３ぞｊＬ受信１０ ｙ ／−（１０ｘ
ａ）、（１０１ｂ）はそ扛ぞ扛受信データである。ノー
ド装置（２０ａ）と（２０ｂ）とは同一構成であるので
、以下ノード装置（２０ａ）の動作について説明する。
ａ）、（１０１ｂ）はそ扛ぞ扛受信データである。ノー
ド装置（２０ａ）と（２０ｂ）とは同一構成であるので
、以下ノード装置（２０ａ）の動作について説明する。
レシーバ（１１ａ）、受信データ（１０１ａ）、受信タ
イミング回路（１４ａ）、受信クロック（１００ａ）、
中継シフトレジスタ（１６ａ）、端末インタフェース（
４ａ）、端末（５ａ）の動作は、第１図のレシーバ（１
１ｂ）、受信タイミング回路（１４ｂ）、中継シフトレ
ジスタαｅ１端末インタフェース（４）、端末（５）に
ついて説明した動作と同様である。第１図において中継
シフトレジスタａｅカラシフトアウトされたデータはト
ランスミッタ（１２ｂ）に入力されたが、第２図におい
て中継シフトレジスタ（１６ａ）からシフトアウトされ
たデータは受信クロック（１００ａ）＋７）タイミング
でエラスティックバッ７アタジスタ（１３ａ）に書込ま
れる。送信タイミング回路（１５ａ）、工２スティック
バッファレジスタ（１３ａ） 、 ）ランスミッタ（１
２ａ）の動作は、第１図の送信タイミング回路ａＳ１エ
ラスティックバッファレジスタ（１３１，）ランスミッ
タ（１２ａ）の動作と同様であって、ノード装置（２０
ａ）からループ伝送路（３）へ送出されるデータのビッ
ト周期は受信クロック（１００ａ）には関係なく、受信
クロック（１００ａ）に対し一般的には非同期な送信タ
イミング回路（１５ａ）の出力である送信クロックによ
って定めらｎる。
イミング回路（１４ａ）、受信クロック（１００ａ）、
中継シフトレジスタ（１６ａ）、端末インタフェース（
４ａ）、端末（５ａ）の動作は、第１図のレシーバ（１
１ｂ）、受信タイミング回路（１４ｂ）、中継シフトレ
ジスタαｅ１端末インタフェース（４）、端末（５）に
ついて説明した動作と同様である。第１図において中継
シフトレジスタａｅカラシフトアウトされたデータはト
ランスミッタ（１２ｂ）に入力されたが、第２図におい
て中継シフトレジスタ（１６ａ）からシフトアウトされ
たデータは受信クロック（１００ａ）＋７）タイミング
でエラスティックバッ７アタジスタ（１３ａ）に書込ま
れる。送信タイミング回路（１５ａ）、工２スティック
バッファレジスタ（１３ａ） 、 ）ランスミッタ（１
２ａ）の動作は、第１図の送信タイミング回路ａＳ１エ
ラスティックバッファレジスタ（１３１，）ランスミッ
タ（１２ａ）の動作と同様であって、ノード装置（２０
ａ）からループ伝送路（３）へ送出されるデータのビッ
ト周期は受信クロック（１００ａ）には関係なく、受信
クロック（１００ａ）に対し一般的には非同期な送信タ
イミング回路（１５ａ）の出力である送信クロックによ
って定めらｎる。
なお、各ノード装置における送信クロックの周波数に相
当大きな差があるときは、その周波数差のためにフレー
ムの長さが伸縮するのでこの伸縮を吸収することができ
るようなフレーム構成でなけｎばならない。
当大きな差があるときは、その周波数差のためにフレー
ムの長さが伸縮するのでこの伸縮を吸収することができ
るようなフレーム構成でなけｎばならない。
第３図はこの発明に用いら扛ているフレーム構成を示す
フォーマット図で、（至）は伝送フレーム、１３０はス
タートフィールド、Ｃ３１はデータフィールド、（至）
はアイドルフィールドであシ、スタートフィールド０υ
とデータフィールドはそ扛ぞれ所定数のビ、トから構成
されｌ フレーム同期信号はスタート７４− ／ｕ
）’工い、、、□、７−１．□□、えオ １べきデー
タはデータ信号中に入ｎらｎ１アイドルフイールド（至
）は空らんから構成され１１つの伝送フレーム（至）の
時間長を一定に保つ場合、ビット周期の変化に対しアイ
ドルフィールド（至）の時間長が変化してビット周期の
変化を吸収するためのマージンとなる。
フォーマット図で、（至）は伝送フレーム、１３０はス
タートフィールド、Ｃ３１はデータフィールド、（至）
はアイドルフィールドであシ、スタートフィールド０υ
とデータフィールドはそ扛ぞれ所定数のビ、トから構成
されｌ フレーム同期信号はスタート７４− ／ｕ
）’工い、、、□、７−１．□□、えオ １べきデー
タはデータ信号中に入ｎらｎ１アイドルフイールド（至
）は空らんから構成され１１つの伝送フレーム（至）の
時間長を一定に保つ場合、ビット周期の変化に対しアイ
ドルフィールド（至）の時間長が変化してビット周期の
変化を吸収するためのマージンとなる。
以上のようにこの発明によｎば従来のシステムのように
雑音やパターンジッタによって受信信号のタイミングの
歪が累積することがないので、多数のノード装置を１つ
のループ状伝送路内に接続することができるという利点
がある。また、従来のシステムでは同期ノード装置が故
障し念場合、システム全体が停止するが、この発明では
どのノード装置も同様な構成であるため、故障したノー
ド装置を単純にバイパスするだけで、システム全体への
影響を除去することができる。
雑音やパターンジッタによって受信信号のタイミングの
歪が累積することがないので、多数のノード装置を１つ
のループ状伝送路内に接続することができるという利点
がある。また、従来のシステムでは同期ノード装置が故
障し念場合、システム全体が停止するが、この発明では
どのノード装置も同様な構成であるため、故障したノー
ド装置を単純にバイパスするだけで、システム全体への
影響を除去することができる。
第１図は従来のシステムを示すブロック図、第２図はこ
の発明の一実施例を示すブロック図、第３図はこの発明
に用いるフレームのフォーマット図である。 （３）・・・伝送路、（４ａ）・・・端末インタフェー
ス、（５１・・・端末、（１１ａ ）・・・レシーバ、
（１２ａ）・・・トランスミッタ、（１３ａ）・・・エ
ラスティックバッファレジスタ、（１４ａ）・・・受信
タイミング回路、（１５ａ）・・・送信タイミング回路
、（１６ａ）・・・中継シフトレジスタ、（２０ａ ）
、 （２０ｂ ）・・・それぞれノード装置。 尚、各図中同一符号は同−又は相当部分を示す。
の発明の一実施例を示すブロック図、第３図はこの発明
に用いるフレームのフォーマット図である。 （３）・・・伝送路、（４ａ）・・・端末インタフェー
ス、（５１・・・端末、（１１ａ ）・・・レシーバ、
（１２ａ）・・・トランスミッタ、（１３ａ）・・・エ
ラスティックバッファレジスタ、（１４ａ）・・・受信
タイミング回路、（１５ａ）・・・送信タイミング回路
、（１６ａ）・・・中継シフトレジスタ、（２０ａ ）
、 （２０ｂ ）・・・それぞれノード装置。 尚、各図中同一符号は同−又は相当部分を示す。
Claims (1)
- 【特許請求の範囲】 複数のノード装置がループ状伝送路により互に縦続的に
接続され上記複数のノード装置相互間でデータ転送を行
う伝送システムにおいて、 上記ループ状伝送路上を伝送するビット直列の信号を第
１の所定数のビットから構成されたフレーム同期情報を
含むスタートフィールドと、第２の所定数のビットから
構成され伝送すべきデータを含むデータフィールドと、
空らんから構成されビット周期の変化に対応するマージ
ンとなるアイドルフィールドとによって所定時間長の伝
送フレームに編成する手段、 上記複数のノード装置の各ノード装置に設けられ、上記
ループ状伝送路から入力する受信信号から当該受信信号
に対する受信クロックパルスを検出する受信タイミング
回路、上記受信信号が入力され上記受信クロックパルス
によりシフトされる中継シフトレジスタ、この中継シフ
トレジスタからシフトアウトされた信号が順次入力され
るエラスティックバッファレジスタ、当該ノード装置か
ら上記ループ状伝送路に送出する信号のビット周期を決
定する送信クロックパルスを発生する送信タイミング回
路、この送信クロックパルスによって上記エラスティッ
クバッファレジスタの内容を入力順に読出して上記ルー
プ状伝送路に送出する手段を備えたことを特徴とする伝
送システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14348484A JPS6123449A (ja) | 1984-07-11 | 1984-07-11 | 伝送システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14348484A JPS6123449A (ja) | 1984-07-11 | 1984-07-11 | 伝送システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6123449A true JPS6123449A (ja) | 1986-01-31 |
Family
ID=15339774
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14348484A Pending JPS6123449A (ja) | 1984-07-11 | 1984-07-11 | 伝送システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6123449A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0262954A2 (en) | 1986-09-30 | 1988-04-06 | Pioneer Electronic Corporation | Remote control transmission apparatus |
| JPS63158042U (ja) * | 1987-04-02 | 1988-10-17 | ||
| JPS6416090U (ja) * | 1987-07-17 | 1989-01-26 | ||
| JPH02161849A (ja) * | 1988-12-14 | 1990-06-21 | Nec Corp | データ伝送方式 |
| JPH06117782A (ja) * | 1992-10-01 | 1994-04-28 | Shinyou Giken Kogyo Kk | 液体冷却機 |
| WO1996036029A1 (en) * | 1995-05-11 | 1996-11-14 | Marposs Societa' Per Azioni | System and method for the wireless signal transmission between a measuring head and a remote receiver |
-
1984
- 1984-07-11 JP JP14348484A patent/JPS6123449A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0262954A2 (en) | 1986-09-30 | 1988-04-06 | Pioneer Electronic Corporation | Remote control transmission apparatus |
| JPS63158042U (ja) * | 1987-04-02 | 1988-10-17 | ||
| JPS6416090U (ja) * | 1987-07-17 | 1989-01-26 | ||
| JPH02161849A (ja) * | 1988-12-14 | 1990-06-21 | Nec Corp | データ伝送方式 |
| JPH06117782A (ja) * | 1992-10-01 | 1994-04-28 | Shinyou Giken Kogyo Kk | 液体冷却機 |
| WO1996036029A1 (en) * | 1995-05-11 | 1996-11-14 | Marposs Societa' Per Azioni | System and method for the wireless signal transmission between a measuring head and a remote receiver |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH055711Y2 (ja) | ||
| US5323426A (en) | Elasticity buffer for data/clock synchronization | |
| US4056851A (en) | Elastic buffer for serial data | |
| US6757348B1 (en) | High-speed coordinated multi-channel elastic buffer | |
| EP0183080B1 (en) | Loop transmission system with a variable station connection order | |
| US5564061A (en) | Reconfigurable architecture for multi-protocol data communications having selection means and a plurality of register sets | |
| JPS6123449A (ja) | 伝送システム | |
| CA2056827C (en) | Modular communication system with allocatable bandwidth | |
| US5309475A (en) | Data interchange network | |
| JPS6346616B2 (ja) | ||
| JPH02202733A (ja) | 同期式伝送システムの受信カウンタ位相同期回路 | |
| JPH0250665B2 (ja) | ||
| JPS6144426B2 (ja) | ||
| GB2286318A (en) | Modular communication system with allocatable bandwidth | |
| SU1691846A1 (ru) | Вычислительное устройство петлевой локальной сети | |
| JPS6055755A (ja) | ル−プ伝送装置 | |
| RU1784989C (ru) | Устройство дл сопр жени ЭВМ с лини ми св зи | |
| SU1381568A1 (ru) | Устройство дл передачи и приема цифровой информации | |
| JPH07105781B2 (ja) | インテリジエントバツフア装置 | |
| SU1474658A1 (ru) | Устройство ввода асинхронного цифрового потока | |
| JPS6386640A (ja) | デ−タ通信装置 | |
| JPH031610A (ja) | 信号検出回路 | |
| JPH037172B2 (ja) | ||
| SU1583933A1 (ru) | Модуль однородной вычислительной среды | |
| KR920008283B1 (ko) | 컴퓨터 시스템간 데이타 전송을 위한 장치 |