JPS61236156A - Ｉ↑２ｌ用半導体構造とその製造方法 - Google Patents

Ｉ↑２ｌ用半導体構造とその製造方法

Info

Publication number
JPS61236156A
JPS61236156A JP61078065A JP7806586A JPS61236156A JP S61236156 A JPS61236156 A JP S61236156A JP 61078065 A JP61078065 A JP 61078065A JP 7806586 A JP7806586 A JP 7806586A JP S61236156 A JPS61236156 A JP S61236156A
Authority
JP
Japan
Prior art keywords
layer
conductivity type
epitaxial
transistor
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61078065A
Other languages
English (en)
Inventor
チヤンロン、シー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens Corp
Original Assignee
Siemens Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Corp filed Critical Siemens Corp
Publication of JPS61236156A publication Critical patent/JPS61236156A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2907—Materials being Group IIIA-VA materials
    • H10P14/2911—Arsenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0112—Integrating together multiple components covered by H10D8/00, H10D10/00 or H10D18/00, e.g. integrating multiple BJTs
    • H10D84/0116—Integrating together multiple components covered by H10D8/00, H10D10/00 or H10D18/00, e.g. integrating multiple BJTs the components including integrated injection logic [I2L]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/05—Manufacture or treatment characterised by using material-based technologies using Group III-V technology
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/27—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using selective deposition, e.g. simultaneous growth of monocrystalline and non-monocrystalline semiconductor materials
    • H10P14/271—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using selective deposition, e.g. simultaneous growth of monocrystalline and non-monocrystalline semiconductor materials characterised by the preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3214—Materials thereof being Group IIIA-VA semiconductors
    • H10P14/3221—Arsenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3414—Deposited materials, e.g. layers characterised by the chemical composition being group IIIA-VIA materials
    • H10P14/3421—Arsenides
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/011—Bipolar transistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/05—Etch and refill
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/067—Graded energy gap
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/072—Heterojunctions
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/087—I2L integrated injection logic
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/139—Schottky barrier

Landscapes

  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、集積インジェクション・ロジック（工２Ｌ
）に対する半導体構造、特にｚＺＬ用トランジスタ構造
とその製造方法に関するものである。
〔従来の技術〕
ＩＬは１０年以上前からよく知られているものであって
、この技術によるバイポーラ・トランジスタは高速、低
電力ならびに高い実装密度という畏所を持っている。高
い実装密度はデバイスの底部においてエミッタを共通に
するトランジスタに対して、絶縁分離層を必要としない
ことによって達成されるものである。シリコン上の工２
ＬはＶＬＳＩに対して広く採用されている。
シリコンデバイスのスイッチンｙ速度はシリコン内の少
数ギヤリアの寿命が長いこととドーピングプロフィルに
基き工はツタ効率が低いことによって限定される。ｌ１
ｌ−Ｖ族化合物中のキャリアは通常短寿命であるが、エ
ミッタ効率はドーピンクプロフィルに無関係に異種接合
エミッタを使用することによって改善される。従って■
−ｖ族化合物半導体はＸ２Ｌの実現に理想的な材料であ
る。更にこの半導体はキャリヤの移動度を高め、又傾斜
バンドギャップの形成を可能にして走行時間を短縮する
という長所を示す。そのためｌ１ｌ−Ｖ族化合物半導体
上のＸ２Ｌは高速度Ｖ’ｌｘ３工の達成に有望な技術で
ある。
しかしｌ［−Ｖ族化合物半導体上のＸ２Ｌ回路の製作は
ラテラル・トランジスタの形成が困碓であることによっ
て妨害される。１１−ｖ族化合物半導体内の少数キャリ
アの拡散長は極めて短く１ミクロン以下である。ラテラ
ル・トランジスタのベース幅はこの拡散長より小さくな
ければならないから、ラテラル・トランジスタのベース
をリングラフィによって画定することはほとんど不可能
である。
更にＸ２Ｌの製作にＵｌ−Ｖ族化合物半導体を使用する
と、工り構造内に埋込まれている種々の層にオーム接触
を作ることが困廟になる。工２Ｌ構造中の各層は高速度
を達成するため極めて薄くしなければならないから、こ
れらの層中の選ばれたものに対してコントロールされた
オーム接触を形成することは困難である。
西独国特許出願公開第’２５０９５３０号公報には種々
の型式のＸ２Ｌ　）ランジスタ構造が記載されている。
その′５１０Ａ図と第１０Ｂ図にはショットキ・コレク
タを備えるバーチカル・トランジスタが示されている。
ショットキ接合の使用は余計なコレクタ・ドーピング工
程段を省略するものと言われている。
英国特許第１５２８０２９号明細書にはラテラルφＰＮ
ＰトランジスタとバーチカルＮＰＮ　）う／ジスタで構
成されたＸ２Ｌ半導体デバイスが記載されている。ＰＮ
Ｐ）ランジスタのエミッタ領域とベース領域は二電拡散
によって形成され、ベース領域が実質上均等で狭い櫂を
持つことを可能にする。しかしベース幅は１ミクロンよ
りも相当に小さくなければならないから、上記のように
■−Ｖ族化合物半導体中に拡散によってベースを形成す
ることは実際上不可能である。
〔発明が解決しようとする間４点〕 この発明の目的は、１ｆｆ−ｖ族化合物半導体にＸ２Ｌ
に対するトランジスタを製作する際ラテラルトランジス
タに対して薄くかつ均等な厚さのベースの形成を可能に
する製造方法を提供することである。更にＸ２Ｌ構造の
遣々の層に対して調整可能のオーム接触が簡単に作られ
るようにすること４この発明の目的である。
〔問題点の４決手段〕 これらの目的はこの発明によりラテラル・トランジスタ
構造の形成に再成長技術を採用し、バーチカル・トラン
ジスタ構造を簡略化するためショットキ接合コレクタと
することによって達成される。ラテラル・トランジスタ
は次の工程による再成長法によって作られる。
（、）　　第一導電型の基板の一方の表面に同じ第一４
電型のエピタキシアル第一層を成長させる；（ｉ，）　
　第一導電型に対して逆の第二導電型のエピタキシアル
第二層を第一層上に成長させる：（ｃ）　　この第二層
上に絶縁性の第三層を析出させる；（ｄ）　　第三層と
第二層に第一層に達する第一開口をエツチングによって
作る； （ｅ）　　第一開口内に第一導電型のエビタキ７ヤル第
四ｈ１を成長させる； （ｆ）　　渠−開口内で第四層の上に第二導電型のエピ
タキシャル第五層を成長させる： に）第三層、４ｌ層および第五層に第二層に達する第二
開口をエツチングによって作る；（ｈ）　　、４−開口
の上方で第五層上に第一オーム接触層を析出させこれを
ラテラル・トランジスタのエミッタに接触させ、第二開
口を通して第二層上に第二オーム接触層を析出させこれ
をラテラル・トランジスタのコレクタに接触させる；（
ｉ）基板の反対側表面に第三オーム接触層を析出させこ
れをラテラル・トランジスタのベースに接触させる。
バーチカル・トランジスタは次の工程によってラテラル
・トランジスタの近くに作られる。
（ｊ）　　第三Ｉｔｉｒ、第四層および第五層に第二層
に達する第三開口をエツチングによって作る；（ｋ）　
　第三開口内で第二層上にショットキ第四接触層を析出
させ、これによってバーチカル・トランジスタのコレク
タを形成させる。バーチカル・トランジスタのエミッタ
には上記の第二接触層が接触する。
再成長技術とショットキィ・コレクタ自体は公知のもの
であるが、この発明はこれらを新しいＩ２Ｌ半導体構造
の形成に利用するものである。再成長法はラテラル・ト
ランジスタのベースを１ミクロン以下の極めて狭い幅を
もって作ることを可能にする。
〔実施例〕
図面を参照し実施例についてこの発明を更に詳細に説明
する。
この発明によるヘテロ接合工２Ｌ回路の全体構造を第１
図に示す。このＩ２Ｌ回路は二つのバイポーラ・トラン
ジスタで構成される。その一つは区域りを取囲む実線で
示されているラテラル・ｐｎｐトランジスタであり、他
は区域Ｖを鷹囲む実線で示されているバーチカル・ｐｎ
ｐ　トランジスタである。逆にラテラル・トランジスタ
をｎｐｎ型としバーチカル・トランジスタをｐｎｐ型と
してもよい。バーチカル・トランジスタＶは層Ｂ、　　
ＣおよびＪから構成され、Ｂはエミッタ、Ｃはベース。
Ｊはショットキ・コレクタである。ラテラル・トランジ
スタは層Ｆ、　　１ｃ、　　Ｏから成り、Ｆはエミッタ
、Ｅはベース、Ｃはコレクタである。
層ＢとＥの導電型は基板Ａと同じであり１層ＣとＦは基
板Ａに対して逆の導電型とする。これらの層のバンド・
ギャップは均等あるいは傾斜のいずれでもよい。速度の
増大に対しては層ＢとＣのバンドギャップを低下させる
。ヘテロ接合エミッタ構造とキャリヤ閉込めの長所を利
用するためには、層Ｂのバンドギャップを層ＣとＥのそ
れよりも広くする。層Ｐのバンドギャップは層Ｅよりも
広くなければならない。層Ｅのバンドギャップは後の実
施例で説明するように層Ｃよりも広くする必要がある。
デバイスの製造に対しては■−■族化合物半導体２例え
ばガリウム・ヒ素（ＧａＡｓ）が基板Ａの材料として有
利である。二つのエピタキシャル層ＢとＣを順次に成長
させる。これらは基板に対してそれぞれ適応した導電型
を示す、絶縁材料の層りを析出させ構造化する。絶縁層
りは半導体層Ｃのエツチングマスクとして１ｅ用される
。続いて二つのエピタキシャル半導体層ＥとＦを層Ｂ、
ｃおよびＤの上に析出させる。この方法は再成長と呼ば
れているものである。絶縁層りの上に析出した材料は多
結晶であり半絶縁性となる。
エピタキシャル層ＢおよびＣの成長と層ＥおよびＦの再
成長は通常のエピタキシィ技術、例えば分子ビーム・エ
ピタキシィ（ＭＢＥ）、液相エピタキシィ（ＬｐＰ２）
、気相エピタキシィ（ＶＰＥ）の外に金属有機気相成長
（ＭＯＯＶＤ）によることができる。
Ｉ２Ｌ回趙に対する接触はｌＩ！ｃ１図に示すように層
ＦとＥに対するオーム接触ＧとＫ、層Ｃに対するショッ
トキ接触Ｊである。
絶縁層り上の層ＦとＥの部分は半絶縁性であってデバイ
スの絶縁分離に使用される。
トランジスタへの接触は次のようにして作られる。
層Ｃのオーム接触用の開口が絶縁層ＦとＥを貫通してエ
ッチされる。構造化によりオーム接触ＧとＫが同時に層
ＦとＣに作られる。続いてオーム接触Ｈが基板の背面に
形成され共通エミッタに結合される゛、絶縁層工が上面
に析出し、構造化によって層Ｃのショットキ接触用の接
触開口と接触ＧとＫに対する接触開口が作られる。ショ
ットキ接触金属Ｊを析出させ、構造化して必要な内部接
続を形成させる。
ラテラル・トランジスタの製造過程の各段階を第２Ａ図
乃至第２Ｆ図に示す、、第２Ａ図においてＡは例えばｎ
＋導電型のガリウム・ヒ素の基板であり、その上にｎ型
のエピタキシャル層Ｂが成長している。次いで第２Ｂ図
に示すように逆導電型（ｐ型）のエピタキシャル第一層
Ｃが層Ｂの上に成長する。第２Ｃ図では例えば窒化シリ
コンの絶縁層りが層Ｃの上に析出している。
絶縁層りは半導体構造のエツチングに際してマスクとし
て使用される。第２Ｄ図に示すように層りにあけられた
窓を通して層ＣとＢに開口が作られ、第一導電型の層Ｅ
と第二導電型の層Ｆがこの開口内とその周囲において絶
縁層りの上にエピタキシャル成長をする。、絶縁ノーの
下に成長した材料は多結晶となり半ｄ！！縁性である。
最稜に４２Ｆ図に示すように接触金属Ｇが層ＥとＦで作
られたトレンチ内に析出し、ラテラル・トランジスタの
エミッタに接触する。オーム接触金属Ｈも基板Ａの背面
に析出し、このトランジスタのベースに接触する。
バーチカル・トランジスタに対するショットキ接触は層
Ｆ、　　ＰｉおよびＤをｄして層Ｃに達する開口をあけ
ることによって作ることができる。この開口を作るとき
のエツチング剤例えばフレオン１４（Ｃ！Ｆ４）は窒化
７リコンを侵蝕するがガリウム・ヒ素は侵蝕しないから
、開口のエツチングは層Ｃでストップされる。
次にこの発明の種々の実施形態を列記する。
（ｉ１一様ｆｌベース・バンドギャップの１１　ｐ　ｎ
／（−チカル・トランジスタとｐｎｐラテラルトランジ
スタ。各層の材料選定は次の通りである。
Ａ　＝　ｎ＋型ＧａＡｓ基板 Ｂ　＝　ｎ型Ａｔ□、３Ｇａ□、７　ＡｓＯ＝　ｐ型Ｇ
ａＡｓ Ｄ　＝　Ｓｉ３Ｎ４　　　　’ Ｅ＝ｎ型Ａｌｏ、１０１ｈａ、ｔａＡＢ？　＝、＋型Ａ
ｔｏ、ａＧａ　ｏ、ｒ　Ａｇ３　＝　Ａｕ　　：　Ｂｅ
／７１／Ｐｔ／ＡｕＨ＝　Ａｕ　　：　Ｇｅ／Ｎｉ／Ｔ
ｉ／Ｐｔ／Ａｕ■＝　５ｉ３Ｎ４ Ｊ　＝Ｔ　ｉ、’ｐ　ｔ／Ａｕ （ｇ）一様なベース組成のｐｎｐバーチカル・トランジ
スタとｐｎｐラテラル・トランジスタ：Ａ＝ｐ＋型Ｇａ
Ａ日基板 Ｂ　＝　ｐ型Ａｔｏ、３Ｇａ　６７Ａ８Ｃ＝　ｎ型Ｇａ
Ａｓ Ｄ　＝　５ｉ３Ｎ４ Ｂ　＝　ｐ型ＡｔＯ，１”６．９八〇 Ｆ＝ｎ＋型Ａｔａ、５ＧＥＬｏ、７ＡＢａ　＝　Ａｕ　
　：　ａｅ／Ｎ１／Ｔｉ、Ｉｐｔ、／ｐｕｗ　＝　Ａｕ
　　：　Ｂｅ／７１／Ｐｔ／ＡｕＨ＝＝　Ｔｉ／Ｐｔ／
Ａｕ （３）傾斜ベース・バンドギャップのｎｐｎバーチカル
・トランジスタとｐｎｐラテラル・トランジスタ： Ａ　＝ｎ＋ｎ型ＧａＡｓ 基板＝　ｎ型ＡＺｏ、３Ｇａｏ、７ＡＥＩＣ；底部のｐ
型ＡＺ６．ＩＧａｏ、ａＡｅから上部のｐ型ＧａＡ’ｓ
に傾斜移行 Ｄ　＝　５ｉ３Ｎ４ Ｅ＝底部のｎ型Ａｔｏ、ｌＧａ０．ａＡｅから上部のｎ
型ＡＺｏ、ｚＧａｏ、ａＡｅ　Ｋ傾斜移行Ｆ　＝　ｐ　
　型Ａｔｏ、ａＧａ６．７Ａ８ａ　＝　Ａｕ　　：　　
Ｂｅ／７１／Ｐｔ／ＡｕＨ＝　Ａｕ　：　Ｇｅ、／Ｎ１
／Ｔｉ、＋ｔ７’Ａｕ工＝　５ｉ３Ｎ４ Ｊ　＝　Ｔｉ／Ｐｔ／Ａｕ ！４１　　ＬｊｉＭベース・バンドギャップのｐｎｐバ
ーチカルトランジスタとｎｐｎラテラル・トランジスタ
： Ａ　＝　ｐ＋型ＧａＡｓ基板 Ｂ＝ｐ型ＡＺｏ、ａ　Ｇａ　ｏ、ｙ　ＡＢＣ＝底部のｎ
型Ａｔｏ、ｘＧ＆（ｉ，ｇＡＥｌから上部のｎ型ＧａＡ
ＩＩＩに傾斜移行 Ｄ　＝　５ｉ３Ｎ４ Ｅ＝底部のｐ型ＡＺｏ、ｔＧａｏ、ａＡｅから上部のｐ
型ＡＺｏ、２　ｏ　ａ　ｏ、ｓ　Ａｓに傾斜移行Ｐ　＝
　ｎ　　型ＡＺｏ、３　ｏａ　’Ｑ、２ＡｓＧ　＝Ａｕ
　　：　Ｇｅ／Ｎｉ／Ｔｉ／’Ｐｔ／ＡｕＨ＝　Ａｕ　
　：　ｓｏ／Ｔｉ／ｐｔ／Ａｕ工＝８１３Ｎ４ Ｊ　＝＝　Ｔｉ／’Ｐｔ／Ａｕ 上記のＩ２Ｌ回路はこの発明の総ての目的と長所を達成
しているものであるが種々の変更や展開ならびに用途の
開４后も可能である。
【図面の簡単な説明】
第１図はこの発明によるＩ２Ｌ半導体構造の断面図、第
２ａ図乃至第２ｆ図はこの発明によるラテラル・トラン
ジスタの製造過程の各段階を示す断面図である。 Ａ・・・基板、　　Ｂ、　　Ｃ２に、　　Ｆ・・・エピ
タキシャル層、Ｄ、　　Ｘ・・・絶縁層、Ｇ、　　Ｋ、
　　Ｈ・−・オーム接触、Ｊ・・・ショットキ接触金属
、Ｖ・・・バーチカル・トランジスタ％　Ｌ・・・ラテ
ラル・トランジスタ。 ｔ’ｌ’１ｌ１８）代理人弁理士官村漕（ｉ，）ＩＧＩ ＩＧ　２ａ ＩＧ２ｂ ＩＧ２ｃ ＩＧ２ｄ 凡− ＩＧ　２ｅ ｒ「 ド ＩＧ２ｆ

Claims (1)

  1. 【特許請求の範囲】 １）次の工程段： （ａ）第一導電型の基板の一方の表面に同じ第一導電型
    のエピタキシャル第一層を成長さ せる； （ｂ）この第一層の上に第一導電型に対して逆の第二導
    電型のエピタキシャル第二層を成 長させる； （ｃ）エピタキシャル第二層の上に絶縁性の第三層を析
    出させる； （ｄ）第二層と第三層に第一層に達する第一開口をエッ
    チングによつて作る； （ｅ）この第一開口内に第一導電型のエピタキシャル第
    四層を成長させる； （ｆ）第一開口内の第四層の上に第二導電型のエピタキ
    シャル第五層を成長させる； （ｇ）第三層、第四層および第五層に第二層に達する第
    二開口をエッチングによつて作る （ｈ）第一開口の上方において第五層の上にラテラル・
    トランジスタのエミッタに接触す る第一オーム接触層を析出させ、ラテラル ・トランジスタのコレクタに接触する第二 オーム接触層を第二開口を通して第二層の 上に析出させる； （ｉ）基板の反対側の表面に第三オーム接触層を析出さ
    せ、これをラテラル・トランジス タの第四層が構成するベースに接触させる から成ることを特徴とするＩ＾２Ｌ用半導体構造の製造
    方法。 ２）次の工程段： （ｊ）第三層、第四層および第五層に第二層に達する第
    三開口をエッチングによつて作る （ｋ）第三開口内で第二層の上にバーチカル・トランジ
    スタのコレクタを形成する第四シ ョットキー・バリア接触層を析出させる： が追加されることを特徴とする特許請求の範囲第１項記
    載の方法。 ３）基板にIII−Ｖ族化合物半導体が使用されることを
    特徴とする特許請求の範囲第１項記載の方法。 ４）第四層の厚さを０．１ミクロン以下とすることを特
    徴とする特許請求の範囲第３項記載の方法。 ５）第四層が傾斜バンドキャップを示すことを特徴とす
    る特許請求の範囲第３項記載の方法。 ６）第一導電型がｎ型であり、第二導電型がｐ型である
    ことを特徴とする特許請求の範囲第１項記載の方法。 ７）（ａ）基板が第一導電型であること、 （ｂ）同じ第一導電型のエピタキシャル第一層が基板の
    一方の面に設けられていること、 （ｃ）第一導電型に対して逆の第二導電型のエピタキシ
    ャル第二層が第一層上に設けられ ていること、 （ｄ）絶縁性の第三層が第二層上に設けられていること
    、 （ｅ）第二層と第三層に作られた第一層に達する第一開
    口内に第一導電型のエピタキシヤ ル第四層が設けられていること、 （ｆ）第二導電型のエピタキシヤル第五層が第一開口内
    で第四層上に設けられていること、（ｇ）第一開口の上
    方で第五層上に第一オーム接触が設けられラテラル・ト
    ランジスタの エミッタ接触を形成すること、 （ｈ）第三層、第四層および第五層に作られた第二開口
    を通して第二層上に第二オーム接 触が設けられラテラル・トランジスタのコ レクタ接触を形成すること、 （ｉ）基板の反対側の面に第三オーム接触が設けられラ
    テラル・トランジスタのベース接 触を形成すること を特徴とするＩ＾２Ｌ用半導体構造。 ８）第三層、第四層および第五層に作られた開口を通し
    て第二層上にショットキ・バリア第四接触が設けられバ
    ーチカル・トランジスタのコレクタを形成することを特
    徴とする特許請求の範囲第７項記載の半導体構造。 ９）基板がIII−Ｖ族化合物半導体であることを特徴と
    する特許請求の範囲第７項記載の半導体構造。 １０）第三層が０．１ミクロン以下の厚さであることを
    特徴とする特許請求の範囲第９項記載の半導体構造。 １１）第三層が傾斜バンドギャップを示すことを特徴と
    する特許請求の範囲第９項記載の半導体構造。 １２）第一導電型がｎ型であり、第二導電型がｐ型であ
    ることを特徴とする特許請求の範囲第７項記載の半導体
    構造。
JP61078065A 1985-04-08 1986-04-04 Ｉ↑２ｌ用半導体構造とその製造方法 Pending JPS61236156A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US721257 1985-04-08
US06/721,257 US4644381A (en) 1985-04-08 1985-04-08 I2 L heterostructure bipolar transistors and method of making the same

Publications (1)

Publication Number Publication Date
JPS61236156A true JPS61236156A (ja) 1986-10-21

Family

ID=24897200

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61078065A Pending JPS61236156A (ja) 1985-04-08 1986-04-04 Ｉ↑２ｌ用半導体構造とその製造方法

Country Status (3)

Country Link
US (1) US4644381A (ja)
EP (1) EP0198383A3 (ja)
JP (1) JPS61236156A (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4717681A (en) * 1986-05-19 1988-01-05 Texas Instruments Incorporated Method of making a heterojunction bipolar transistor with SIPOS
US4771013A (en) * 1986-08-01 1988-09-13 Texas Instruments Incorporated Process of making a double heterojunction 3-D I2 L bipolar transistor with a Si/Ge superlattice
JPS6381855A (ja) * 1986-09-25 1988-04-12 Mitsubishi Electric Corp ヘテロ接合バイポ−ラトランジスタの製造方法
US4920069A (en) * 1987-02-09 1990-04-24 International Business Machines Corporation Submicron dimension compound semiconductor fabrication using thermal etching
EP0287793A3 (en) * 1987-04-23 1991-03-06 International Business Machines Corporation Integrated circuit substrate product
US5164797A (en) * 1988-06-17 1992-11-17 Xerox Corporation Lateral heterojunction bipolar transistor (LHBT) and suitability thereof as a hetero transverse junction (HTJ) laser
US4987468A (en) * 1988-06-17 1991-01-22 Xerox Corporation Lateral heterojunction bipolar transistor (LHBT) and suitability thereof as a hetero transverse junction (HTJ) laser
US5102812A (en) * 1989-11-09 1992-04-07 Bell Communications Research Method of making a lateral bipolar heterojunction structure
US5288657A (en) * 1990-11-01 1994-02-22 At&T Bell Laboratories Device fabrication
US5376822A (en) * 1991-06-25 1994-12-27 Kabushiki Kaisha Toshiba Heterojunction type of compound semiconductor integrated circuit
FR2914783A1 (fr) * 2007-04-03 2008-10-10 St Microelectronics Sa Procede de fabrication d'un dispositif a gradient de concentration et dispositif correspondant.

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1507299A (en) * 1974-03-26 1978-04-12 Signetics Corp Integrated semiconductor devices
JPS535618Y2 (ja) * 1974-12-27 1978-02-13
DE2509530C2 (de) * 1975-03-05 1985-05-23 Ibm Deutschland Gmbh, 7000 Stuttgart Halbleiteranordnung für die Grundbausteine eines hochintegrierbaren logischen Halbleiterschaltungskonzepts basierend auf Mehrfachkollektor-Umkehrtransistoren
DE2559002A1 (de) * 1975-12-29 1977-06-30 Tokyo Shibaura Electric Co Halbleitervorrichtung
GB1570479A (en) * 1978-02-14 1980-07-02 Standard Telephones Cables Ltd Heterostructure laser
JPS54145486A (en) * 1978-05-08 1979-11-13 Handotai Kenkyu Shinkokai Gaas semiconductor device
US4573064A (en) * 1981-11-02 1986-02-25 Texas Instruments Incorporated GaAs/GaAlAs Heterojunction bipolar integrated circuit devices

Also Published As

Publication number Publication date
US4644381A (en) 1987-02-17
EP0198383A3 (de) 1988-04-06
EP0198383A2 (de) 1986-10-22

Similar Documents

Publication Publication Date Title
EP0445475B1 (en) Heterojunction bipolar transistor
US5122853A (en) Electronic component, especially a permeable base transistor
JPS61236156A (ja) Ｉ↑２ｌ用半導体構造とその製造方法
JPH0525389B2 (ja)
Rommel et al. Record PVCR GaAs-based tunnel diodes fabricated on Si substrates using aspect ratio trapping
US4745085A (en) Method of making I2 L heterostructure bipolar transistors
US4772932A (en) Bipolar transistor and including gas layers between the emitter and base and the base and collector
Lee et al. Current transport across the emitter‐base potential spike in AlGaAs/GaAs heterojunction bipolar transistors
JP2841380B2 (ja) ヘテロ接合バイポーラトランジスタ
JPS61292365A (ja) ヘテロ接合バイポ−ラトランジスタ
JPH02130833A (ja) バイポーラトランジスタ
KR0148604B1 (ko) 이종접합트랜지스터의 제조방법
JP2518347B2 (ja) バイポ―ラトランジスタの製造方法
JP2557613B2 (ja) ヘテロ接合バイポーラトランジスタ
KR0152639B1 (ko) 개선된 전기적 특성을 갖는 이중접합 바이폴라 트랜지스터
JPH0658915B2 (ja) ヘテロ構造バイポーラトランジスタおよびその製造方法
JPS61294860A (ja) バイポ−ラトランジスタの製造方法
Robson et al. A NOVEL GaSb/AISb/lnAs HIGH EFFICIENCY RECTIFYING DIODE Robert J. Ferro The Aerospace Corporation Mail Stop M4-991 PO Box 92957 Los Angeles, CA 90009-2957
JPS62159464A (ja) 化合物半導体装置の製造方法
Ferro et al. A novel GaSb/AlSb/InAs high efficiency rectifying diode
JPH063805B2 (ja) ヘテロ接合バイポ−ラトランジスタ
JPH01215065A (ja) ヘテロ接合型バイポーラトランジスタ
JPS63244679A (ja) ヘテロ接合バイポ−ラトランジスタ
JPH07202168A (ja) 半導体装置及びその製造方法
JPH01102960A (ja) ヘテロ接合型バイポーラトランジスタ及びその製造方法