JPS61294860A - バイポ−ラトランジスタの製造方法 - Google Patents
バイポ−ラトランジスタの製造方法Info
- Publication number
- JPS61294860A JPS61294860A JP60136409A JP13640985A JPS61294860A JP S61294860 A JPS61294860 A JP S61294860A JP 60136409 A JP60136409 A JP 60136409A JP 13640985 A JP13640985 A JP 13640985A JP S61294860 A JPS61294860 A JP S61294860A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- base
- collector
- emitter
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は高周波特性に優れたバイポーラトランジスタの
製造方法に関するものである。
製造方法に関するものである。
従来の技術
従来のバイポーラトランジスタの代表的構造を第５図に
示す。図において、１３はｎ型シリコン基板、１４はエ
ピタキシャル成長によってその上に設けられたｎ十型コ
レクタ、１６は拡散によって設けられたｐ型ベース、１
６は拡散または合金によって設けられたｎ型エミッタ、
１７はコレク夕電極、１８はベース電極、１９はエミッ
タ電極である。
示す。図において、１３はｎ型シリコン基板、１４はエ
ピタキシャル成長によってその上に設けられたｎ十型コ
レクタ、１６は拡散によって設けられたｐ型ベース、１
６は拡散または合金によって設けられたｎ型エミッタ、
１７はコレク夕電極、１８はベース電極、１９はエミッ
タ電極である。
これはｎｐｎ ）ランジスタであるが、ｐｎｐトラツジ
スタでも同様に構成することができる。
スタでも同様に構成することができる。
この例は同一の半導体材料すなわちシリコンを用いて、
エミッタ、ベース、コレクタを形成している。
エミッタ、ベース、コレクタを形成している。
ところで高周波特性に関係するトランジスタの動作速度
は、電子の走行時間に依存する。特にベース走行時間が
重要であり、ベース長が短いほど動作速度は早くなる。
は、電子の走行時間に依存する。特にベース走行時間が
重要であり、ベース長が短いほど動作速度は早くなる。
したがってベース長が短いほど望ましいわけであるが、
このような構造で、良好なオーミックコンタクトをとυ
ながら、ベース長を１０００Å以下にすることは実際問
題としテプロセス的に極めてむつかしい。
このような構造で、良好なオーミックコンタクトをとυ
ながら、ベース長を１０００Å以下にすることは実際問
題としテプロセス的に極めてむつかしい。
ところで、エミッタをベースよりも禁制帯エネルギー幅
の大きい半導体を用いて形成（ヘテロ接合バイポーラト
ランジスタ）すると、非常に高い電流利得の得られるこ
とが知られている。これは材料を適当に選ぶことにより
、エミッターベース接合部のバンド構造を、電子に対し
てはあ１り障壁にならず、ホールに対して大きな障壁と
なるように構成できることによる。その代表的な例は、
エミッタにＡ／ｘＧａ、−ｘＡｓ を、ベースとコレク
タにＧａＡｓ ｆ用いたものである。
の大きい半導体を用いて形成（ヘテロ接合バイポーラト
ランジスタ）すると、非常に高い電流利得の得られるこ
とが知られている。これは材料を適当に選ぶことにより
、エミッターベース接合部のバンド構造を、電子に対し
てはあ１り障壁にならず、ホールに対して大きな障壁と
なるように構成できることによる。その代表的な例は、
エミッタにＡ／ｘＧａ、−ｘＡｓ を、ベースとコレク
タにＧａＡｓ ｆ用いたものである。
更にこのような構造とすることにより、高周波特性がい
ちじるしく改善されることが知られている。バイポーラ
トランジスタの最大遮断周波数Ｆｃは Ｆｃ＝仔７ＣτＩ蔚％了 （１） Ｒｂ； ベース抵抗 ＣＣ；コレクタ容量 であられされる。エミッタをベースよりも禁制帯エネル
ギーの大きい半導体を用いて形成すると、前述の如く、
材料を適当に選ぶことによシ、エミッターベース接合部
のバンド構造を、電子に対してはあまり障壁にならず、
ホールに対して大きな障壁となるように構成できる。そ
のため８、ベースのキャリア濃度（ホール濃度）を非常
に高くすることができる。したがって、ベース抵抗を極
端に小さくすることができ、その結果として最大遮断周
波数Ｆｃの非常に大きな値が得られるものである。しか
しベース長を短くすることは、このままでは困難であり
、そのために高周波特性の充分優れたものが得られてい
ない。
ちじるしく改善されることが知られている。バイポーラ
トランジスタの最大遮断周波数Ｆｃは Ｆｃ＝仔７ＣτＩ蔚％了 （１） Ｒｂ； ベース抵抗 ＣＣ；コレクタ容量 であられされる。エミッタをベースよりも禁制帯エネル
ギーの大きい半導体を用いて形成すると、前述の如く、
材料を適当に選ぶことによシ、エミッターベース接合部
のバンド構造を、電子に対してはあまり障壁にならず、
ホールに対して大きな障壁となるように構成できる。そ
のため８、ベースのキャリア濃度（ホール濃度）を非常
に高くすることができる。したがって、ベース抵抗を極
端に小さくすることができ、その結果として最大遮断周
波数Ｆｃの非常に大きな値が得られるものである。しか
しベース長を短くすることは、このままでは困難であり
、そのために高周波特性の充分優れたものが得られてい
ない。
第６図は、このベース電極の取り出しを改良した従来例
（特公昭５５−９８３０号公報）である。
（特公昭５５−９８３０号公報）である。
図において、２ｏはｎ型ＧａＡｓ基板、２１はコレクタ
を形成するｎ型Ｇａｐｓ、 ２２はベースを形成するｐ
型ＧａＡｓ、２３はエミッタを形成するｎ型Ａ／）（Ｇ
ａ、−ｘＡｓ、２４はベース電極取り出しのだめのｐ型
Ａ７！ｚＧａ＋ ｚＡｓ、２６はコレクタ電極、２６
はベース電極、２７はエミッタ電極である。
を形成するｎ型Ｇａｐｓ、 ２２はベースを形成するｐ
型ＧａＡｓ、２３はエミッタを形成するｎ型Ａ／）（Ｇ
ａ、−ｘＡｓ、２４はベース電極取り出しのだめのｐ型
Ａ７！ｚＧａ＋ ｚＡｓ、２６はコレクタ電極、２６
はベース電極、２７はエミッタ電極である。
まず２０のＧａムＳ基板上に、液相エピタキシャル法に
より、２１，２２，２３の各層を形成する。
より、２１，２２，２３の各層を形成する。
つぎにメサエッチングにより、２１のコレクタ層の一部
を露出させ、その部分に再び液相エピタキシャルによっ
て２４のベース電極取り出しのためのｐ型Ａ４ｘ（ｒａ
、−ｚＡｓ 層を形成しそれぞれに電極を形成したもの
である。
を露出させ、その部分に再び液相エピタキシャルによっ
て２４のベース電極取り出しのためのｐ型Ａ４ｘ（ｒａ
、−ｚＡｓ 層を形成しそれぞれに電極を形成したもの
である。
しかしこのような方法では、最初に形成した２２のｐ型
Ｇａ人Ｓベース層と、後から形成した２４のｐ聖人ＡＸ
Ｇ ＆ １− ｚ Ａ Ｓベース電極取り出し層との
間にエネルギーギャップと再成長時に形成されてし１っ
た界面の電子トラップが存在するために、ベース抵抗を
それほどひくくすることができず、実質上１ｏｏＯÅ以
下のベース長を得ることはできなかった。
Ｇａ人Ｓベース層と、後から形成した２４のｐ聖人ＡＸ
Ｇ ＆ １− ｚ Ａ Ｓベース電極取り出し層との
間にエネルギーギャップと再成長時に形成されてし１っ
た界面の電子トラップが存在するために、ベース抵抗を
それほどひくくすることができず、実質上１ｏｏＯÅ以
下のベース長を得ることはできなかった。
１だｐ型ベース層とｎ型コレクタ層との接合面積が大き
くコレクタ容量が太きいだめ、（１）式かられかるよう
に高周波特性の充分優れたものが得られなかった。
くコレクタ容量が太きいだめ、（１）式かられかるよう
に高周波特性の充分優れたものが得られなかった。
発明が解決しようとする問題点
このような従来の構成では、ベース長の短いコレクタ容
量の小さい素子を得ることが困難であり、高周波特性の
充分優れたものが得られない。
量の小さい素子を得ることが困難であり、高周波特性の
充分優れたものが得られない。
本発明はかかる点に鑑みなされたもので、ベース電極の
取り出しの容易さをたもりたまま、極めてベース長が短
くかつコレクタ容量の小さい構造を提供することを目的
としている。
取り出しの容易さをたもりたまま、極めてベース長が短
くかつコレクタ容量の小さい構造を提供することを目的
としている。
問題点を解決するための手段
本発明は上記問題点を解決するため、あらかじめ半絶縁
性半導体層によりて、コレクタと分離された厚いベース
電極取り出し層を形成しておき、エツチングによって該
ベース電極取り出し層と該半絶縁性半導体層の一部を除
去したのち、極めて薄いベース層を分子線エピタキシー
などのエピタキシャル成長技術を用いて再成長し、その
上にエミッタ層を成長させることによって、ベース電極
の取り出しの容易さを保ったまま、ベース長の極めて短
いかつコレクタ容量の小さい構造を提供するものである
〇 作用 本発明は上記した構造により、ベース長が極めて短くか
つコレクタ容量が小さいので高周波特性が改善される。
性半導体層によりて、コレクタと分離された厚いベース
電極取り出し層を形成しておき、エツチングによって該
ベース電極取り出し層と該半絶縁性半導体層の一部を除
去したのち、極めて薄いベース層を分子線エピタキシー
などのエピタキシャル成長技術を用いて再成長し、その
上にエミッタ層を成長させることによって、ベース電極
の取り出しの容易さを保ったまま、ベース長の極めて短
いかつコレクタ容量の小さい構造を提供するものである
〇 作用 本発明は上記した構造により、ベース長が極めて短くか
つコレクタ容量が小さいので高周波特性が改善される。
実施例
第１図は本発明の構造の一実施例を示したものである。
第１図において、１は半絶縁性ＧａＡｓ基板、２はｎ十
型ＧａＡｓコレクタ１層（電極取り出し層）、３はｎ型
ＧａＡｓコレクタ２層、４はｐ型ＧａＡｓベース１層（
電極取り出し層）、５はｐ型ＧａＡｓベース２層、６は
ｎ型ムｊ？ｘＧ２Ｌｔ−ｘムＳ（０，３）エミッタ１層
、了はｎ＋型ＧａＡｓエミッタ２層（電極取り出し層）
、８はコレクタ電極、９はベース電極、１ｏはエミッタ
電極、１１はＡＪｙＧ＆ １−ｙＡｓ （Ｙ ＝＝０
．３ ）半絶縁性半導体層である。
型ＧａＡｓコレクタ１層（電極取り出し層）、３はｎ型
ＧａＡｓコレクタ２層、４はｐ型ＧａＡｓベース１層（
電極取り出し層）、５はｐ型ＧａＡｓベース２層、６は
ｎ型ムｊ？ｘＧ２Ｌｔ−ｘムＳ（０，３）エミッタ１層
、了はｎ＋型ＧａＡｓエミッタ２層（電極取り出し層）
、８はコレクタ電極、９はベース電極、１ｏはエミッタ
電極、１１はＡＪｙＧ＆ １−ｙＡｓ （Ｙ ＝＝０
．３ ）半絶縁性半導体層である。
各層の厚みは、１の半絶縁性ＧａＡｓ基板が４００ｐｍ
、２のｎ十型ＧａムＳコレクタ１層が４０００人、３の
ｎ型ＧａＡｓコレクタ２層が２０００人、４のｐ型Ｇａ
Ａｓベース１層５０００人、６のｐ型Ｇ＆ムＳベース２
層が４００人、６のｎ型ムｌ ｚＧａｌ−２Ａｓ工ミツ
タ１層は１５００人、７の電極取り出し用ｎ十型ＧａＡ
ｓエミッタ２層は１５００人、１１の人、ＪｙＧａｌ−
ｙＡｓ 半絶縁性半導体層は２０００八である０２〜７
．１１の各層は、分子線エピタキシー（ＭＢＩＣ）によ
って形成された０次に本実施例の素子の製造方法につい
て述べる。
、２のｎ十型ＧａムＳコレクタ１層が４０００人、３の
ｎ型ＧａＡｓコレクタ２層が２０００人、４のｐ型Ｇａ
Ａｓベース１層５０００人、６のｐ型Ｇ＆ムＳベース２
層が４００人、６のｎ型ムｌ ｚＧａｌ−２Ａｓ工ミツ
タ１層は１５００人、７の電極取り出し用ｎ十型ＧａＡ
ｓエミッタ２層は１５００人、１１の人、ＪｙＧａｌ−
ｙＡｓ 半絶縁性半導体層は２０００八である０２〜７
．１１の各層は、分子線エピタキシー（ＭＢＩＣ）によ
って形成された０次に本実施例の素子の製造方法につい
て述べる。
第２図に示すように、まず１の半絶縁性ＧａＡｓ基板の
上に分子線エピタキシーにより、２．３．１１．４の各
層を所定の厚みに形成した０次に通常のホトリングラフ
イー法によシレジストマスクを形成し、このレジストマ
スクによって、第３図に示すように、４のｐ型ＧａＡｓ
ベース１層および１１のｋｌｙ嶋２Ｌｌ−ｙ人Ｓ 半絶
縁性半導体層の一部をエツチングして、３のコレクタ２
層の一部を露出させた。この場合エツチングは第３図の
点線で示したように、コレクタ層内まですすんでもかま
わない。
上に分子線エピタキシーにより、２．３．１１．４の各
層を所定の厚みに形成した０次に通常のホトリングラフ
イー法によシレジストマスクを形成し、このレジストマ
スクによって、第３図に示すように、４のｐ型ＧａＡｓ
ベース１層および１１のｋｌｙ嶋２Ｌｌ−ｙ人Ｓ 半絶
縁性半導体層の一部をエツチングして、３のコレクタ２
層の一部を露出させた。この場合エツチングは第３図の
点線で示したように、コレクタ層内まですすんでもかま
わない。
ＧＩＬＡＳ、およびムＪｙＧａｔ−ｙムＳのエツチング
は、Ｈ２ＳＯ４−Ｈ２Ｏ２−Ｈ２０混合液を用いて行な
った。
は、Ｈ２ＳＯ４−Ｈ２Ｏ２−Ｈ２０混合液を用いて行な
った。
Ｇ＆ムＳ基板として、（００１）”ｉ用いることにより
、〔１１ｏ〕力向から見て第３図に示すような逆台形の
形にエツチング部を形成することができた０ 次にレジストをアセトンで除去し、分子線エピタキシー
によシ、４００人のｐ型ＧａＡｓベース２層および１６
００人のｎ型ムｊ？ｘＧａ１−ｘＡｓｚミッタ１層、１
６００人のｎ十型ＧａＡｓｚミッタ２層を第４図に示す
ように再成長させた。
、〔１１ｏ〕力向から見て第３図に示すような逆台形の
形にエツチング部を形成することができた０ 次にレジストをアセトンで除去し、分子線エピタキシー
によシ、４００人のｐ型ＧａＡｓベース２層および１６
００人のｎ型ムｊ？ｘＧａ１−ｘＡｓｚミッタ１層、１
６００人のｎ十型ＧａＡｓｚミッタ２層を第４図に示す
ように再成長させた。
次にホトリソグラフィー法によって、該ベース１層（電
極取り出し層）のある部分の一部をＨ２Ｓ０４− Ｈ２
０２−Ｈ２０混合液を用いてエツチングし、ベース２な
いし１層およびコレクタ１層の一部を露出させた。
極取り出し層）のある部分の一部をＨ２Ｓ０４− Ｈ２
０２−Ｈ２０混合液を用いてエツチングし、ベース２な
いし１層およびコレクタ１層の一部を露出させた。
次に、レジスト部をアセトンで除去し、通常のホトリソ
グラフィーおよび真空蒸着および熱処理技術により、該
ベース１層のない部分に１０のエミッタ電極を、露出さ
せたペース、コレクタ層に、それぞれ９，８のベース電
極、コレクタ電極を形成した。
グラフィーおよび真空蒸着および熱処理技術により、該
ベース１層のない部分に１０のエミッタ電極を、露出さ
せたペース、コレクタ層に、それぞれ９，８のベース電
極、コレクタ電極を形成した。
本実施例の構造のコレクタ容量Ｇｏは５と３のｐｎ接合
部の接合容量と、１１と３の接合部の接合容量の和とな
る。
部の接合容量と、１１と３の接合部の接合容量の和とな
る。
一般にｐｎ接合の容量Ｃｐｎは
ａ；接合部面積
ｑ；電荷
ＮＡ１；ｐ型半導体のアクセプタ濃度
ＨＤ２ ； ｎ型半導体のドナー濃度
ε１ ；ｐ型半導体の誘電率
ε２；ｎ型半導体の誘電率
ｖｂ；バイアス電圧
で与えられる０
これより、アクセプタ濃度とドナー濃度の差が大きい場
合には、近似的にその大きさの小さい力で決ることがわ
かる０本実施例のｐ型（ｒａムＳベース層のアクセプタ
濃度は１・１０”／Ｇ１１’％ ｎ型（、ａＡｓコレク
タ層のドナー濃度は５・１０”／ａｎ”である０したが
ってコレクタ容量は近似的に ｃ ｐ ｎ ｃｃ ｒ「■ｉ（ｓ ） となる。−力、ｎ型Ｇａ人Ｓ層と、半絶縁性ＡｊＪｙＧ
＆、−ｙＡｓ 層との接合容量は、半絶縁性Ｕ ｙＧ
！Ｌ ｔ −ｙムＳ層のアクセプタ濃度が１・１０
／ａｎ’以下であるため、接合容量は、このアクセプ
タ濃度の平方根に比例し、その値は、（３）式の値より
もはるかに小さいものとなる。もし半絶縁性層がない場
合には、１１と３の接合容量は、ｎ型Ｇ＆ムＳ層のキャ
リア濃度が、１・１ｏ１８／−と太きいだめ、この部分
のコレクタ容量が大きなものとなるｏｐ型ＧａＡｓに代
えてｐ聖人７ｉｚＧ＆Ｉ−ｘムｓ’ｌ用いても、接合容
量はほとんどかわらない。以上の理由から、本実施例の
ように、ｐ型ベース電極数り出し用。
合には、近似的にその大きさの小さい力で決ることがわ
かる０本実施例のｐ型（ｒａムＳベース層のアクセプタ
濃度は１・１０”／Ｇ１１’％ ｎ型（、ａＡｓコレク
タ層のドナー濃度は５・１０”／ａｎ”である０したが
ってコレクタ容量は近似的に ｃ ｐ ｎ ｃｃ ｒ「■ｉ（ｓ ） となる。−力、ｎ型Ｇａ人Ｓ層と、半絶縁性ＡｊＪｙＧ
＆、−ｙＡｓ 層との接合容量は、半絶縁性Ｕ ｙＧ
！Ｌ ｔ −ｙムＳ層のアクセプタ濃度が１・１０
／ａｎ’以下であるため、接合容量は、このアクセプ
タ濃度の平方根に比例し、その値は、（３）式の値より
もはるかに小さいものとなる。もし半絶縁性層がない場
合には、１１と３の接合容量は、ｎ型Ｇ＆ムＳ層のキャ
リア濃度が、１・１ｏ１８／−と太きいだめ、この部分
のコレクタ容量が大きなものとなるｏｐ型ＧａＡｓに代
えてｐ聖人７ｉｚＧ＆Ｉ−ｘムｓ’ｌ用いても、接合容
量はほとんどかわらない。以上の理由から、本実施例の
ように、ｐ型ベース電極数り出し用。
ＧａＡｓ層とｎ型ｅａＡｓコレクタ層との間に、半絶縁
性層を形成することにより、同一面積の構成であればコ
レクタ容量をはるかに小さくできる。コレクタ容量がち
いさくなれば、（１）式よυ高周波特性の改善されるこ
とは明らかである。
性層を形成することにより、同一面積の構成であればコ
レクタ容量をはるかに小さくできる。コレクタ容量がち
いさくなれば、（１）式よυ高周波特性の改善されるこ
とは明らかである。
さらに、本実施例の構造のベース長は、４００人と極め
て短い。バイポーラトランジスタの電子の走行時間ｔｓ
は、近似的に以下のように表わされることが知られてい
る。
て短い。バイポーラトランジスタの電子の走行時間ｔｓ
は、近似的に以下のように表わされることが知られてい
る。
ｔｓ＝（５／２）Ｒｂ−Ｃｃ＋（Ｒｂ／ＲＬ）善ｔｂ
＋（３６０＋ｃＬ ）ＲＬ （４＞ＲＬ；負
荷抵抗 ｔｂ ；ベース走行時間 ＣＣ；負荷容量 一方、ベース走行時間は ｔｂ＝Ｌｂ／Ｗｅ （５）Ｌｂ；
ベース長 ｖｅ；ベースにおける電子の速度 で与えられる。
＋（３６０＋ｃＬ ）ＲＬ （４＞ＲＬ；負
荷抵抗 ｔｂ ；ベース走行時間 ＣＣ；負荷容量 一方、ベース走行時間は ｔｂ＝Ｌｂ／Ｗｅ （５）Ｌｂ；
ベース長 ｖｅ；ベースにおける電子の速度 で与えられる。
本実施例では、ヘテロ接合バイポーラトランジスタの特
徴を生かして、ベース領域のキャリア濃度を極めて高く
できる（実施例では１・１０ ／ａｆのキャリア濃度を
用いた）ため、ベース抵抗Ｒｂは極めて小さい。更にベ
ース長Ｌｂを４００人という極めて短い長さに形成して
も、容易にベース電極が形成できるため最大遮断周波数
の極めて高い高周波特性に優れたトランジスタを得るこ
とができる。
徴を生かして、ベース領域のキャリア濃度を極めて高く
できる（実施例では１・１０ ／ａｆのキャリア濃度を
用いた）ため、ベース抵抗Ｒｂは極めて小さい。更にベ
ース長Ｌｂを４００人という極めて短い長さに形成して
も、容易にベース電極が形成できるため最大遮断周波数
の極めて高い高周波特性に優れたトランジスタを得るこ
とができる。
本実施例で得られたヘテロ接合トランジスタは予想され
たように以下の特徴を示した。まず４００人という非常
に薄いベースに良好なオーミック電極を形成することが
できた。そのためベース走行時間が短くなった。さらに
コレクタ容量も小さくなったことから、同一寸法の場合
、従来のものに比べて高周波特性が非常に向上した。
たように以下の特徴を示した。まず４００人という非常
に薄いベースに良好なオーミック電極を形成することが
できた。そのためベース走行時間が短くなった。さらに
コレクタ容量も小さくなったことから、同一寸法の場合
、従来のものに比べて高周波特性が非常に向上した。
本実施例では、ベース長として４００への例を示したが
、分子線エピタキシー技術を用いれば、更に薄くするこ
とが可能である。そのほかに、例えば、有機金属化学気
相成長（Ｍ□−ＣＶＤ）法を用いても同様の薄いベース
を作成することができる。
、分子線エピタキシー技術を用いれば、更に薄くするこ
とが可能である。そのほかに、例えば、有機金属化学気
相成長（Ｍ□−ＣＶＤ）法を用いても同様の薄いベース
を作成することができる。
また本実施例では、半導体としてＧａＡｓ−人１１ｘＧ
ＩＬ１−１Ａｓを用いたが、他の半導体材料、例えばＩ
ｎＰ −Ｚｎ Ｇ ａＡｓＰ等を用いても作成すること
ができる。まだ人！濃度として、ｘ ＝ ０．３ 、７
＝０．３を用いだが、これは０〜１の範囲で任意に選ぶ
ことができる。
ＩＬ１−１Ａｓを用いたが、他の半導体材料、例えばＩ
ｎＰ −Ｚｎ Ｇ ａＡｓＰ等を用いても作成すること
ができる。まだ人！濃度として、ｘ ＝ ０．３ 、７
＝０．３を用いだが、これは０〜１の範囲で任意に選ぶ
ことができる。
本実施例では、半絶縁性層としてＡ４ｙＧ２Ｌ１−７人
ｇ（０，３）を用いたが、ｙ＝ｏすなわちｅａＡＳを用
いても、コレクタ容量を低減させるということでは、同
じ効果を有することは明らかである。
ｇ（０，３）を用いたが、ｙ＝ｏすなわちｅａＡＳを用
いても、コレクタ容量を低減させるということでは、同
じ効果を有することは明らかである。
本実施例では、７ ＝ ０．３を用いたが、Ａ ｌ ｙ
Ｇ ＆＋−７ＡＳはＧａＡｓよりも禁制帯エネルギーが
大きいため、これによりｐ型ベース電極数り出し用Ｇａ
Ａｓ層とｎ型コレクタ層との間のもれ電流を、更に少な
くすることができる。もれ電流はトランジスタの電流増
幅率を低下させるため、もれ電流を低減させることによ
り電流増幅率を向上させることができる。
Ｇ ＆＋−７ＡＳはＧａＡｓよりも禁制帯エネルギーが
大きいため、これによりｐ型ベース電極数り出し用Ｇａ
Ａｓ層とｎ型コレクタ層との間のもれ電流を、更に少な
くすることができる。もれ電流はトランジスタの電流増
幅率を低下させるため、もれ電流を低減させることによ
り電流増幅率を向上させることができる。
本実施例では、Ｉ−Ｖ化合物半導体を用いたが、シリコ
ン（Ｓｉ）を用いても分子線エピタキシーにより同様の
プロセスを用いて、ベース長４００Ａのバイポーラトラ
ンジスタを得ることができた。
ン（Ｓｉ）を用いても分子線エピタキシーにより同様の
プロセスを用いて、ベース長４００Ａのバイポーラトラ
ンジスタを得ることができた。
得られたＳ１バイポーラトランジスタも優れた高周波特
性を示した。
性を示した。
本実施例では、エミッタ、コレクタ＝ｉｎ型に、ベース
をｐ型にしたが、エミッタ、コレクタをｐ型に、ベース
Ｉｎ型にすることもできる。
をｐ型にしたが、エミッタ、コレクタをｐ型に、ベース
Ｉｎ型にすることもできる。
発明の効果
以上述べた如く、本発明は、ベース電極の取り出しの容
易さを保ったまま、ベース長を著しく短くしかつコレク
タ容量を小さくすることにより、高周波特性に優れたバ
イポーラトランジスタを、提供するものである。
易さを保ったまま、ベース長を著しく短くしかつコレク
タ容量を小さくすることにより、高周波特性に優れたバ
イポーラトランジスタを、提供するものである。
第１図は本発明の一実施例を示す図、第２図〜第４図は
本発明の構造を実現するだめの製造途中の構造を示す図
である。第５図は従来のバイポーラトランジスタの構造
を示す図、第６図は従来のへテロ接合トランジスタの構
造を示す図である。 １・・・・・・半絶縁性ＧＩＬＡｓ基板、２・・・・・
・ｎ−１−ＧａＡｓコレクタ１層（電極取り出し層）、
３・・・・・・ｎ型ＧａＡｓコレクタ２層、４・・・・
・・ｐ型ＧａＡｓベース１層（電極取り出し層）、５・
・・・・・ｐ型ＧａＡｓベース２層、６・・・・・・ｎ
型ムｊ？ｘＧ＆１−ｘＡｓエミッタ１層、７・・・・・
・ｎ−１−ＧａＡｓエミッタ２層（電極取り出し層）、
８・・・・・・コレクタ電極、９・・・・・・ベース電
極、１ｏ・・・・・・エミッタ電極、１１・・・・・・
ム／ｙＧ＆１−ｙＡｓ半絶縁性半導体層、１２・・・・
・・レジスト。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名ｆ−
基よ 愛゛−づｂフタｆ（９石り騎ｌ鷹ＬＦり第 １ 図
４−−−１・−スＩＣ舗
４取す１Ｌ贋］トー・ ２ ｆ−−一エミ、り１（宅不η＃上り屓〕７−−− 匂
Ｚ Ｂ、、ｔｏ−一電よ ｆｔ−一手兼色１に財 第２図 第３図 第４図
本発明の構造を実現するだめの製造途中の構造を示す図
である。第５図は従来のバイポーラトランジスタの構造
を示す図、第６図は従来のへテロ接合トランジスタの構
造を示す図である。 １・・・・・・半絶縁性ＧＩＬＡｓ基板、２・・・・・
・ｎ−１−ＧａＡｓコレクタ１層（電極取り出し層）、
３・・・・・・ｎ型ＧａＡｓコレクタ２層、４・・・・
・・ｐ型ＧａＡｓベース１層（電極取り出し層）、５・
・・・・・ｐ型ＧａＡｓベース２層、６・・・・・・ｎ
型ムｊ？ｘＧ＆１−ｘＡｓエミッタ１層、７・・・・・
・ｎ−１−ＧａＡｓエミッタ２層（電極取り出し層）、
８・・・・・・コレクタ電極、９・・・・・・ベース電
極、１ｏ・・・・・・エミッタ電極、１１・・・・・・
ム／ｙＧ＆１−ｙＡｓ半絶縁性半導体層、１２・・・・
・・レジスト。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名ｆ−
基よ 愛゛−づｂフタｆ（９石り騎ｌ鷹ＬＦり第 １ 図
４−−−１・−スＩＣ舗
４取す１Ｌ贋］トー・ ２ ｆ−−一エミ、り１（宅不η＃上り屓〕７−−− 匂
Ｚ Ｂ、、ｔｏ−一電よ ｆｔ−一手兼色１に財 第２図 第３図 第４図
Claims (4)
- （１）半導体基板の上にコレクタ層を形成した後、その
上に半絶縁性半導体層を形成し、更にその上にベースと
同一導電型のベース電極取り出し層を形成し、次に該ベ
ース電極取り出し層及び該半絶縁性半導体層の一部をエ
ッチングして、該コレクタ層の一部を露出させた後、そ
の上にベース層、エミッタ層を順次エピタキシャル成長
させ、次に該ベース電極取り出し層のない部分に形成さ
れた該エミッタ層の上に、エミッタ電極を、また該ベー
ス電極取り出し層のある部分の一部をエッチングして、
該ベース層、該コレクタ層の一部を露出させ、それぞれ
にベース電極、コレクタ電極を形成したことを特徴とす
るバイポーラトランジスタの製造方法。 - （２）少なくともエミッタの禁制帯エネルギー幅がベー
スの禁制帯エネルギー幅よりも大きいことを特徴とする
特許請求の範囲第（１）項記載のバイポーラトランジス
タの製造方法。 - （３）半絶縁性半導体層の禁制帯エネルギー幅がベース
の禁制帯エネルギー幅よりも大きいことを特徴とする特
許請求の範囲第（１）項記載のバイポーラトランジスタ
の製造方法。 - （４）III−Ｖ化合物半導体を用いたことを特徴とする
特許請求の範囲第（１）項記載のバイポーラトランジス
タの製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60136409A JPS61294860A (ja) | 1985-06-21 | 1985-06-21 | バイポ−ラトランジスタの製造方法 |
| DE8686304785T DE3682959D1 (de) | 1985-06-21 | 1986-06-20 | Bipolarer transistor mit heterouebergang und verfahren zu seiner herstellung. |
| EP86304785A EP0206787B1 (en) | 1985-06-21 | 1986-06-20 | Heterojunction bipolar transistor and method of manufacturing same |
| US07/048,470 US4746626A (en) | 1985-06-21 | 1987-05-08 | Method of manufacturing heterojunction bipolar transistors |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60136409A JPS61294860A (ja) | 1985-06-21 | 1985-06-21 | バイポ−ラトランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61294860A true JPS61294860A (ja) | 1986-12-25 |
| JPH0453108B2 JPH0453108B2 (ja) | 1992-08-25 |
Family
ID=15174484
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60136409A Granted JPS61294860A (ja) | 1985-06-21 | 1985-06-21 | バイポ−ラトランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61294860A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63226962A (ja) * | 1987-03-16 | 1988-09-21 | Nec Corp | ヘテロ接合バイポ−ラトランジスタの製造方法 |
| JPH01146362A (ja) * | 1987-12-02 | 1989-06-08 | Nec Corp | ヘテロ接合バイポーラトランジスタの製造方法 |
-
1985
- 1985-06-21 JP JP60136409A patent/JPS61294860A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63226962A (ja) * | 1987-03-16 | 1988-09-21 | Nec Corp | ヘテロ接合バイポ−ラトランジスタの製造方法 |
| JPH01146362A (ja) * | 1987-12-02 | 1989-06-08 | Nec Corp | ヘテロ接合バイポーラトランジスタの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0453108B2 (ja) | 1992-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5155561A (en) | Permeable base transistor having an electrode configuration for heat dissipation | |
| EP0206787B1 (en) | Heterojunction bipolar transistor and method of manufacturing same | |
| JPH0797589B2 (ja) | ヘテロ接合型バイポ−ラトランジスタの製造方法 | |
| JPS61294860A (ja) | バイポ−ラトランジスタの製造方法 | |
| JPS6218761A (ja) | ヘテロ接合トランジスタの製造方法 | |
| JPH0452627B2 (ja) | ||
| JPS62152165A (ja) | バイポ−ラトランジスタの製造方法 | |
| JPH0453110B2 (ja) | ||
| JPS6218762A (ja) | ヘテロ接合トランジスタおよびその製造方法 | |
| JP2623655B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
| JPH0577172B2 (ja) | ||
| JPH0577173B2 (ja) | ||
| JPH0453106B2 (ja) | ||
| JPS6216569A (ja) | ヘテロ接合トランジスタおよびその製造方法 | |
| JPH02188964A (ja) | 半導体装置およびその製造方法 | |
| JP2001298031A (ja) | 接合型バイポーラトランジスタおよびその製造方法、半導体集積回路装置 | |
| JPH0577174B2 (ja) | ||
| JP2924007B2 (ja) | 化合物半導体装置及びその製造方法 | |
| JPH0453109B2 (ja) | ||
| JP2841380B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPS61294859A (ja) | バイポ−ラトランジスタの製造方法 | |
| JPH0575169B2 (ja) | ||
| JPS6381977A (ja) | ヘテロ接合バイポ−ラトランジスタ | |
| JPS61292365A (ja) | ヘテロ接合バイポ−ラトランジスタ | |
| JPS6221272A (ja) | ヘテロ接合トランジスタの製造方法 |