JPH08222968A - 増幅器 - Google Patents

増幅器

Info

Publication number
JPH08222968A
JPH08222968A JP7318074A JP31807495A JPH08222968A JP H08222968 A JPH08222968 A JP H08222968A JP 7318074 A JP7318074 A JP 7318074A JP 31807495 A JP31807495 A JP 31807495A JP H08222968 A JPH08222968 A JP H08222968A
Authority
JP
Japan
Prior art keywords
transistor
base
output transistor
emitter
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7318074A
Other languages
English (en)
Inventor
Pascal Philippe
フィリップ パスカル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Electronics NV filed Critical Philips Electronics NV
Publication of JPH08222968A publication Critical patent/JPH08222968A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45Differential amplifiers
    • H03F3/45071Differential amplifiers with semiconductor devices only
    • H03F3/45076Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/4508Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
    • H03F3/45098PI types
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3211Modifications of amplifiers to reduce non-linear distortion in differential amplifiers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2203/00Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45Indexing scheme relating to differential amplifiers
    • H03F2203/45601Indexing scheme relating to differential amplifiers the IC comprising one or more passive resistors by feedback
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2203/00Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45Indexing scheme relating to differential amplifiers
    • H03F2203/45604Indexing scheme relating to differential amplifiers the IC comprising a input shunting resistor
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2203/00Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45Indexing scheme relating to differential amplifiers
    • H03F2203/45652Indexing scheme relating to differential amplifiers the LC comprising one or more further dif amp stages, either identical to the dif amp or not, in cascade
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2203/00Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45Indexing scheme relating to differential amplifiers
    • H03F2203/45672Indexing scheme relating to differential amplifiers the LC comprising one or more resistors as level shifter
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2203/00Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45Indexing scheme relating to differential amplifiers
    • H03F2203/45702Indexing scheme relating to differential amplifiers the LC comprising two resistors
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2203/00Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45Indexing scheme relating to differential amplifiers
    • H03F2203/45722Indexing scheme relating to differential amplifiers the LC comprising one or more source followers, as post buffer or driver stages, in cascade in the LC

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)

Abstract

(57)【要約】 【課題】 寄生信号を排除するとともに同相分排除比を
高める。 【解決手段】 同じ極性でプッシュプル形態に配置され
た第1出力トランジスタT2a及び第2出力トランジス
タT3aと、前記の第1出力トランジスタT2aのベー
スに結合されたコレクタを有する入力トランジスタT1
aとを具える増幅器において、この増幅器が、同じくプ
ッシュプル形態に配置された第3出力トランジスタT2
b及び第4出力トランジスタT3bと、追加の入力トラ
ンジスタT1bとを具え、この追加の入力トランジスタ
のエミッタが前記の入力トランジスタT1aのエミッタ
に結合され、この追加の入力トランジスタのコレクタが
前記の第2出力トランジスタT3aのベースと前記の第
3出力トランジスタT2bのベースとに結合され、前記
の第4出力トランジスタT3bのベースが前記の入力ト
ランジスタT1aのコレクタに結合されているようにす
る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、同じ極性でプッシ
ュプル形態に配置された第1出力トランジスタ及び第2
出力トランジスタと、前記の第1出力トランジスタのベ
ースに結合されたコレクタを有する入力トランジスタと
を具える増幅器に関するものである。
【0002】
【従来の技術】このような増幅器は特に特開昭58−1
95306号明細書に開示されており既知である。この
増幅器はNPN型のトランジスタのみを用いて集積化形
態で実現しうる為、この増幅器は比較的高い周波数で動
作しうる。この既知の増幅器はテレビジョン信号用の中
間周波増幅器としては種々の理由で比較的満足なもので
はない。
【0003】すなわち、この既知の増幅器はその構造が
非対称である為に、入力信号に重畳され有効信号と一緒
に増幅されるおそれのある寄生信号を排除しえない。こ
の欠点は非対称構造の代わりに差動構造を用いることに
より改善しうる。この目的のために、第1の部分と対称
的な第2の部分を用い且つこの構造の2つの入力及び2
つの出力を差動モードで用いることにより既知の増幅器
を完成させることが考えられる。しかし、この解決策は
充分な同相分排除比を有しない。増幅器の直線性を改善
するのも望ましいことである。
【0004】
【発明が解決しようとする課題】本発明の目的は、後に
説明する制限により受ける動作上の影響を少なくした増
幅器を提供せんとするにある。
【0005】
【課題を解決するための手段】本発明は、同じ極性でプ
ッシュプル形態に配置された第1出力トランジスタ及び
第2出力トランジスタと、前記の第1出力トランジスタ
のベースに結合されたコレクタを有する入力トランジス
タとを具える増幅器において、 この増幅器が、同じくプッシュプル形態に配置された第
3出力トランジスタ及び第4出力トランジスタと、追加
の入力トランジスタとを具え、この追加の入力トランジ
スタのエミッタが前記の入力トランジスタのエミッタに
結合され、この追加の入力トランジスタのコレクタが前
記の第2出力トランジスタのベースと前記の第3出力ト
ランジスタのベースとに結合され、前記の第4出力トラ
ンジスタのベースが前記の入力トランジスタのコレクタ
に結合されていることを特徴とする。
【0006】本発明による増幅器は、その構造が確実に
対称的となる為、実際に差動的なモードに応じて機能で
きる。その理由は、第2出力トランジスタのベースがも
はや入力トランジスタのエミッタに接続されない為であ
る。
【0007】本発明の例では、前記の入力トランジスタ
と前記の追加の入力トランジスタとが互いに差動対とし
て配置され、特に、前記の入力トランジスタのエミッタ
及び前記の追加の入力トランジスタのエミッタがそれぞ
れ電流源により給電されるとともに、第1エミッタ抵抗
と称する抵抗により互いに結合されているようにするの
が有利である。
【0008】増幅器が対称構造となることにより、回路
中のトランジスタの直流バイアス条件を、増幅された信
号のひずみ減少に対応する特定の構成配置に依存しない
ように選択しうるようになる。
【0009】本発明の好適例では、前記の入力トランジ
スタのコレクタと前記の第4出力トランジスタのベース
との間の結合が前記の第1出力トランジスタに対し追加
のトランジスタにより達成され、この追加のトランジス
タのベースが第1出力トランジスタのベースに接続さ
れ、この追加のトランジスタがそのエミッタを介して電
圧信号を生じ、この電圧信号の一部が第4出力トランジ
スタのベースに供給されるようになっており、これと対
称的に、前記の追加の入力トランジスタのコレクタと前
記の第2出力トランジスタのベースとの間の結合が前記
の第3出力トランジスタに対し追加のトランジスタによ
り達成され、この追加のトランジスタのベースが第3出
力トランジスタのベースに接続され、この追加のトラン
ジスタがそのエミッタを経て電圧信号を生じ、この電圧
信号の一部が第2出力トランジスタのベースに供給され
るようにする。
【0010】第2及び第4出力トランジスタのベースに
供給される電圧信号の一部は分圧器ブリッジから取り出
し、これら分圧器ブリッジはそれぞれその分岐中に直列
配置のダイオードを有するようにするのが有利である。
このダイオードは増幅器の動作を温度変化の関数として
安定化させるのに好ましいものである。
【0011】第2出力トランジスタのエミッタと第4出
力トランジスタのエミッタとを第2エミッタ抵抗と称す
る抵抗により互いに結合することにより、電流やこれら
トランジスタにより生ぜしめられる信号の直線性を制御
する、これらトランジスタの動作用の追加の制御パラメ
ータが得られる。
【0012】第1出力トランジスタに対し追加のトラン
ジスタのエミッタに存在する電圧信号は入力トランジス
タにより既に増幅された信号である為、分圧器ブリッジ
が第4出力トランジスタのベースに供給すべき信号の振
幅を任意に選択しうるものであり、一方第3出力トラン
ジスタに対し追加のトランジスタに関しては対称的とな
っており、増幅器の最適動作、特に出力信号の良好な直
線性が得られる。
【0013】第1出力トランジスタと第2出力トランジ
スタとの共通接続点と、前記の入力トランジスタのベー
スとの間に負帰還抵抗が直接接続され、第3出力トラン
ジスタと第4出力トランジスタとの共通接続点と、前記
の追加の出力トランジスタのベースとの間に他の負帰還
抵抗が直接接続されている構成により、直線性が更に改
善される。
【0014】この直接接続帰還は、本発明の増幅器の零
入力点を、従来の増幅器の場合のように折衷策を講ずる
ことなく、正確に制御しうるという事実により可能とな
るものである。負帰還率は負帰還抵抗の値により制御し
て、信号の周波数に依存しない所定のひずみ率を得るこ
とができる。
【0015】この例によれば、共通モード電圧の点と、
前記の入力トランジスタのベース及び前記の追加の入力
トランジスタのベースとの間にそれぞれベース抵抗が接
続されているようにするのが有利である。この場合は、
増幅器の出力端子から大きな振幅の信号を生ぜしめるこ
とができる。
【0016】本発明の上述した及びその他の特徴は以下
の図面につき説明する実施例から明らかとなるであろ
う。
【0017】以下に図面につき説明するに、図1は既知
の増幅器を示し、この増幅器は第1電源V1と基準電圧
源として作用する第2電源V2との間で給電されるモジ
ュール1を有し、このモジュールはエミッタ接地形態に
配置された第1NPNトランジスタT1を具え、このト
ランジスタのベースに入力端子11から交流入力信号V
iが供給される。トランジスタT1のエミッタはエミッ
タ抵抗R1を経て基準電圧源V2に接続されている。ト
ランジスタT1のコレクタはコレクタ抵抗R2を経て正
の電源V1に接続されている。モジュール1は第2NP
NトランジスタT2をも有し、この第2NPNトランジ
スタはそのベースに供給されるトランジスタT1のコレ
クタにおける電圧のエミッタホロワとして動作する。こ
のトランジスタT2はそのエミッタに接続された出力端
子12に出力信号Voを生じる。この出力端子は基準電
圧源V2に接続された負荷抵抗RLに接続すべきもので
ある。モジュール1は更にエミッタ接地形態に配置され
た第3NPNトランジスタT3を有し、そのベースは第
1NPNトランジスタT1のエミッタに接続され、トラ
ンジスタT3のコレクタは第2NPNトランジスタT2
のエミッタに接続され、トランジスタT3のエミッタは
エミッタ抵抗R3を経て基準電圧源V2に接続されてい
る。従って、トランジスタT3のベースは入力信号Vi
と同相の信号を受け、そのコレクタは負荷抵抗RLに交
流電流を供給するも、この電流は第2NPNトランジス
タT2のエミッタにより供給される電圧と逆相である。
【0018】従って、第2及び第3NPNトランジスタ
T2及びT3はプッシュプルモードで動作する。負荷に
おける信号の電力とこの信号のひずみとを最適化基準と
してとることにより、最良の動作条件はトランジスタT
3により供給される交流電流の振幅がトランジスタT2
により供給される電流の振幅にほぼ等しくなる条件であ
るようになる。
【0019】この一致条件を極めて簡単に計算するには
抵抗値間の関係式、すなわち R2/R1=2RL/R3 が用いられる。この関係式においては、抵抗値をこれら
抵抗の符号で表してある。
【0020】比R2/R1はこの増幅器の電圧利得値を
決定するが、この場合R1の値を、トランジスタT3の
ベースに供給される直流電圧によりこのトランジスタT
3をターンオンさせるために充分に高くする必要があ
る。電源電圧(V1−V2)が5ボルト以下である場
合、増幅器の直線性が満足なものとなる小さな比R2/
R1(ほぼ1)を用いる必要があるが、その電圧利得は
不充分となる。
【0021】これに対し、このような制限を受けず、電
圧利得が例えば10程度と高く、信号の周波数に依存す
ることなく出力端と入力端との間の負帰還抵抗による直
接接続ラインを介して負帰還を行ないうる増幅器を提供
するのが望ましい。更に、対称的な動作モードを利用す
ることにより、既知の増幅器の不充分な同相分排除比を
改善するようにするのが有利である。
【0022】
【発明の実施の形態】図2は本発明による増幅器の電気
回路図である。図2に示す増幅器は、第1モジュール1
00にこれと同様な第2モジュール200を加えること
により対称形となっている。第1モジュール100は入
力信号Viaに対する入力端子11と、出力信号Voa
に対する出力端子12とを有し、第2モジュール200
は入力端子Vibに対する入力端子21と、出力信号V
obに対する出力端子22とを有している。入力信号V
ia及びVibは必ずしも相補の交流信号とする必要は
ないが、出力信号Voa及びVobは相補的とする。こ
れら出力信号は入力信号間の差(Via−Vib)を増
幅器の利得倍にしたものに相当する。
【0023】モジュール100の入力端子11はエミッ
タ接地形態に配置された第1入力トランジスタT1aの
ベースに接続され、この第1入力トランジスタのコレク
タはコレクタ抵抗R2aを経て正の電源V1に接続され
ている。これと対称的に、モジュール200の信号入力
端子21はトランジスタT1aと対称的な第2入力トラ
ンジスタT1bのベースに接続され、この第2入力トラ
ンジスタのコレクタはコレクタ抵抗R2bを経て電源V
1に接続されている。トランジスタT1a及びT1bは
差動対として配置されている。その理由は、これらトラ
ンジスタのエミッタがエミッタ抵抗R11を経て結合さ
れている為である。これらエミッタの各々は第1モジュ
ール100における電流源Sa及び第2モジュール20
0における電流源Sbをそれぞれ経て基準電圧源V2に
も結合されている。モジュール100はエミッタホロワ
として配置された第1出力トランジスタT2aをも有
し、そのベースはトランジスタT1aのコレクタに接続
され、トランジスタT2aのエミッタは出力端子12に
接続されている。トランジスタT2aのエミッタには第
2出力トランジスタT3aのコレクタが接続され、この
第2出力トランジスタのエミッタはエミッタ抵抗R10
aを経て第2電源V2に結合されている。
【0024】第2モジュール200では、トランジスタ
T2bのベースをトランジスタT1bのコレクタに接続
し、トランジスタT2bのエミッタを出力端子22及び
トランジスタT3bのコレクタに接続し、トランジスタ
T3bのエミッタをエミッタ抵抗R10bを経て第2電
源V2に接続することにより対称配置を実現する。トラ
ンジスタT2a,T3aとトランジスタT2b,T3b
との対がプッシュプルモードで動作するようにするため
には、トランジスタT3a及びT3bのベースが同じモ
ジュールの対応する入力信号と同相の信号を受けるよう
にする必要がある。
【0025】この目的のために、モジュール100が追
加のトランジスタT4aをも有し、このトランジスタの
ベースがトランジスタT2aのベースとトランジスタT
1aのコレクタとに結合され、これと対称的にモジュー
ル200が追加のトランジスタT4bをも有し、このト
ランジスタT4bのベースがトランジスタT2bのベー
スとトランジスタT1bのコレクタとに結合されてい
る。トランジスタT4a及びT4bはエミッタホロワと
して動作し、これらのコレクタは電源V1により給電さ
れ、トランジスタT4aのエミッタは抵抗R41aとダ
イオードD1と抵抗R42aとより成る分圧器ブリッジ
に接続され、トランジスタT4bのエミッタは抵抗R4
1bとダイオードD2と抵抗R42bとより成る分圧器
ブリッジに接続されている。図2ではダイオードをD1
及びD2で表しているが、これらは順方向でダイオード
として接続したNPNトランジスタの形態で実現するの
が有利である。抵抗R41bとダイオードD2との間
の、モジュール200の分圧器のブリッジの中間点はモ
ジュール100のトランジスタT3aのベースに接続さ
れている。一方、抵抗R41aとダイオードD1との間
の、モジュール100の分圧器ブリッジの中間点はモジ
ュール200のトランジスタT3bのベースに接続され
ている。各モジュールにおいて、分圧器ブリッジは同じ
モジュールの入力電圧と逆位相の電圧を受ける。これに
対し、一方のモジュールの第2出力トランジスタのベー
スを他方のモジュールの分圧器ブリッジの中間点に接続
することにより、このベースに供給される信号を同じモ
ジュールの入力信号と同相にするという条件が満足され
る。
【0026】2つの分圧器ブリッジの中間点は分圧比の
関数として、トランジスタT3a及びT3bのベースに
供給される直流バイアス電圧やこれらトランジスタによ
って生ぜしめられる交流電圧信号の振幅を決定する。ト
ランジスタT3a及びT3bのエミッタ抵抗R10a及
びR10bは、これらトランジスタによって生ぜしめら
れる交流電流の振幅をこれら抵抗の選択値の関数として
調整しうるようにする。
【0027】この増幅器では、増幅器の利得に関する限
り特定の制限を課することなく、トランジスタT3a及
びT3bにより生ぜしめる交流電流の振幅をトランジス
タT2a及びT2bにより生ぜしめる電流の振幅にほぼ
等しくするのが容易である。
【0028】トランジスタT3a及びT3bのエミッタ
を接続するエミッタ抵抗R10cを設けることにより、
直流バイアス状態の制御が交流動作条件(利得及び直線
性)に依存しないようにする追加の自由度が得られる。
この抵抗R10cはトランジスタT3a及びT3bの直
流バイアスに影響を及ぼさず、抵抗R10a及びR10
bと並列のこの抵抗R10cの値がこれらトランジスタ
の電流増幅に影響を及ぼす。
【0029】上述したことは同様にトランジスタT1a
及びT1b及びこれらのエミッタ抵抗R11にも当ては
まり、これによりトランジスタT2a,T2b,T3
a,T3b,T4a及びT4bを考慮して増幅器の利得
及びひずみを正確に調整しうる。
【0030】図2に開示した増幅器は、図1に示す既知
の増幅器に比べ高い振幅の信号を出力端に生ぜしめるこ
とができる。又、本発明による増幅器は充分に正確に制
御することができる為、回路を温度の関係として安定化
するいかなる困難性もなく、入力端と出力端との間の抵
抗の直接接続ラインを介して負帰還を行なうことができ
る。この制御は抵抗の値や、電流源Sa及びSbによっ
て供給される電源電流の値を適切に選択することにより
実現しうる。図2に示すように、第1モジュール100
における出力端子12は負帰還抵抗R100を経て入力
端子11に接続され、同様に第2モジュール200にお
ける出力端子22は負帰還抵抗R200を経て入力端子
21に接続されている。
【0031】任意ではあるがこのような負帰還を適用す
る場合、図2にR110及びR210で示すようにトラ
ンジスタT1a及びT1bのベースと基準電圧V2の点
との間に並列抵抗を設けるのが有利である。トランジス
タT1a及びT1bのベース−コレクタ電圧はこれらの
抵抗により抵抗R100及びR200に生じる電圧降下
分だけ高めることができる。従って、これらのトランジ
スタT1a及びT1bはこれらのコレクタに電圧変化が
比較的高い信号を生ぜしめることができる為、信頼性の
良い2.5ボルトのピーク値の差出力信号を5ボルトの
電源電圧で得ることができる。
【0032】当業者は、上述した例の増幅器を、特に、
温度変動及び電源変動(V2−V1)に対する直流動作
及びその安定性の点に関して変更せしめうるものであ
る。しかし、このような変更は特許請求の範囲に記載し
た本発明の範囲内のものである。
【図面の簡単な説明】
【図1】従来の増幅器を示す回路図である。
【図2】本発明による増幅器の一実施例を示す電気回路
図である。
【符号の説明】
11,21 入力端子 12,22 出力端子 100 第1モジュール 200 第2モジュール R100,R200 負帰還抵抗

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 同じ極性でプッシュプル形態に配置され
    た第1出力トランジスタ(T2a)及び第2出力トラン
    ジスタ(T3a)と、前記の第1出力トランジスタ(T
    2a)のベースに結合されたコレクタを有する入力トラ
    ンジスタ(T1a)とを具える増幅器において、 この増幅器が、同じくプッシュプル形態に配置された第
    3出力トランジスタ(T2b)及び第4出力トランジス
    タ(T3b)と、追加の入力トランジスタ(T1b)と
    を具え、この追加の入力トランジスタのエミッタが前記
    の入力トランジスタ(T1a)のエミッタに結合され、
    この追加の入力トランジスタのコレクタが前記の第2出
    力トランジスタ(T3a)のベースと前記の第3出力ト
    ランジスタ(T2b)のベースとに結合され、前記の第
    4出力トランジスタ(T3b)のベースが前記の入力ト
    ランジスタ(T1a)のコレクタに結合されていること
    を特徴とする増幅器。
  2. 【請求項2】 請求項1に記載の増幅器において、前記
    の入力トランジスタ(T1a)のコレクタと前記の第4
    出力トランジスタ(T3b)のベースとの間の結合が前
    記の第1出力トランジスタに対し追加のトランジスタ
    (T4a)により達成され、この追加のトランジスタ
    (T4a)のベースが第1出力トランジスタ(T2a)
    のベースに接続され、この追加のトランジスタ(T4
    a)がそのエミッタを介して電圧信号を生じ、この電圧
    信号の一部が第4出力トランジスタ(T3b)のベース
    に供給されるようになっており、これと対称的に、前記
    の追加の入力トランジスタ(T1b)のコレクタと前記
    の第2出力トランジスタ(T3a)のベースとの間の結
    合が前記の第3出力トランジスタに対し追加のトランジ
    スタ(T4b)により達成され、この追加のトランジス
    タ(T4b)のベースが第3出力トランジスタ(T2
    b)のベースに接続され、この追加のトランジスタ(T
    4b)がそのエミッタを経て電圧信号を生じ、この電圧
    信号の一部が第2出力トランジスタ(T3a)のベース
    に供給されるようになっていることを特徴とする増幅
    器。
  3. 【請求項3】 請求項2に記載の増幅器において、前記
    の入力トランジスタ(T1a)及び追加の入力トランジ
    スタ(T1b)が差動対として配置されていることを特
    徴とする増幅器。
  4. 【請求項4】 請求項2に記載の増幅器において、前記
    の第2出力トランジスタ(T3a)及び第4出力トラン
    ジスタ(T3b)のベースに供給される電圧の一部が分
    圧器ブリッジから取り出され、これら分圧器ブリッジの
    各々がその分岐に直列配置のダイオード(D1,D2)
    を有していることを特徴とする増幅器。
  5. 【請求項5】 請求項3に記載の増幅器において、前記
    の入力トランジスタ(T1a)のエミッタと前記の追加
    の入力トランジスタ(T1b)のエミッタとがそれぞれ
    電流源により給電されるとともに第1エミッタ抵抗(R
    11)により互いに結合されていることを特徴とする増
    幅器。
  6. 【請求項6】 請求項5に記載の増幅器において、第2
    出力トランジスタ(T3a)のエミッタと第4出力トラ
    ンジスタ(T3b)のエミッタとが第2エミッタ抵抗
    (R10c)により互いに結合されていることを特徴と
    する増幅器。
  7. 【請求項7】 請求項1〜6のいずれか一項に記載の増
    幅器において、第1出力トランジスタ(T2a)と第2
    出力トランジスタ(T3a)との共通接続点と、前記の
    入力トランジスタ(T1a)のベースとの間に負帰還抵
    抗(R100)が直接接続され、第3出力トランジスタ
    (T2b)と第4出力トランジスタ(T3b)との共通
    接続点と、前記の追加の出力トランジスタ(T1b)の
    ベースとの間に他の負帰還抵抗(R200)が直接接続
    されていることを特徴とする増幅器。
  8. 【請求項8】 請求項7に記載の増幅器において、共通
    モード電圧(V2)の点と、前記の入力トランジスタ
    (T1a)のベース及び前記の追加の入力トランジスタ
    (T1b)のベースとの間にそれぞれベース抵抗(R1
    10,R210)が接続されていることを特徴とする増
    幅器。
JP7318074A 1994-12-07 1995-12-06 増幅器 Pending JPH08222968A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9414730A FR2728119A1 (fr) 1994-12-07 1994-12-07 Amplificateur a taux de distorsion reduit
FR9414730 1994-12-07

Publications (1)

Publication Number Publication Date
JPH08222968A true JPH08222968A (ja) 1996-08-30

Family

ID=9469578

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7318074A Pending JPH08222968A (ja) 1994-12-07 1995-12-06 増幅器

Country Status (5)

Country Link
US (1) US5621356A (ja)
EP (1) EP0716503B1 (ja)
JP (1) JPH08222968A (ja)
DE (1) DE69516375T2 (ja)
FR (1) FR2728119A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5757234A (en) * 1996-05-03 1998-05-26 Analog Devices, Inc. Feedforwrd differential amplifier
US6104242A (en) * 1998-10-30 2000-08-15 Microtune, Inc. Highly linear transconductor with passive feedback
US6249184B1 (en) * 1999-11-30 2001-06-19 Texas Instruments Incorporated Rail-to-rail input stage
US11855588B2 (en) * 2022-01-21 2023-12-26 Stmicroelectronics S.R.L. Differential driver

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58195305A (ja) * 1982-05-10 1983-11-14 Mitsubishi Electric Corp 電力増幅装置
JPS58195306A (ja) * 1982-05-11 1983-11-14 Fujitsu Ltd 増巾回路
US4511852A (en) * 1983-01-31 1985-04-16 Hazeltine Corporation Differential amplifier having balanced output
US4543538A (en) * 1984-07-16 1985-09-24 Lenco, Inc. Complementary output amplifier with an input for offsetting voltages
FR2661290A1 (fr) * 1990-04-19 1991-10-25 Philips Composants Amplificateur de puissance notamment pour signaux carres.
US5307024A (en) * 1992-07-27 1994-04-26 Tektronix, Inc. Linearized level-shifting amplifier

Also Published As

Publication number Publication date
EP0716503B1 (fr) 2000-04-19
US5621356A (en) 1997-04-15
EP0716503A1 (fr) 1996-06-12
DE69516375T2 (de) 2000-12-07
FR2728119A1 (fr) 1996-06-14
DE69516375D1 (de) 2000-05-25

Similar Documents

Publication Publication Date Title
JPS6142965B2 (ja)
JP2730767B2 (ja) 電圧対電流変換器
CN1079611C (zh) 运算放大器
KR20010015904A (ko) 안정화 수단을 구비한 증폭기
NL193076C (nl) Versterkerregelketen.
US4442400A (en) Voltage-to-current converting circuit
JPS613511A (ja) 差動増幅器回路
KR870002693B1 (ko) 증폭기 장치
JPH0476524B2 (ja)
JPH08237054A (ja) 利得可変回路
US5162751A (en) Amplifier arrangement
JPH08222968A (ja) 増幅器
JPH0752815B2 (ja) プツシユプル増幅器
JP3080488B2 (ja) 差動増幅器
US20010026177A1 (en) Low voltage bipolar drive circuits
JPH0362042B2 (ja)
JPS58103207A (ja) 増幅器の電源供給回路
JP3442872B2 (ja) Btl出力回路
JPS6333726B2 (ja)
JPH1041750A (ja) 利得制御周波数変換回路
JPS6127927B2 (ja)
JP2520219Y2 (ja) 電力増幅器
SU1713083A1 (ru) Выходной каскад усилител мощности
JPS6123687B2 (ja)
JP3116595B2 (ja) 演算増幅回路