JPS61241987A - ジヨセフソン集積回路用配線 - Google Patents
ジヨセフソン集積回路用配線Info
- Publication number
- JPS61241987A JPS61241987A JP60082514A JP8251485A JPS61241987A JP S61241987 A JPS61241987 A JP S61241987A JP 60082514 A JP60082514 A JP 60082514A JP 8251485 A JP8251485 A JP 8251485A JP S61241987 A JPS61241987 A JP S61241987A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- superconductor
- wiring
- inductance
- superconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
°（産業上の利用分野）
本発明はジョセフソン集積回路に関し、特に高密度に集
積化された回路の形成に適する配線の構造に関するもの
である。
積化された回路の形成に適する配線の構造に関するもの
である。
（従来技術とその問題点）
トンネル型ジョセフソン接合を用いた回路の代表的なス
イッチング動作をラッチ型論理回路を例に説明する。こ
の型の論理回路では、ジョセフソン接合に流れる超伝導
電流がゲート電流またはゲート電流の作る磁界により切
替えられて負荷ＲＬに流れることで論理動作が行なわれ
る。この動作に要するスイッチング時間とは、 Ｔ、＝ ＣＪＲＬ＋ＣＬ＋ Ｌ、）ＩＲ，；−・＝−（
１）で表わされる。ここでＣＪは接合の静電容量、Ｌは
配線のインダクタンス、ＬＱは次段ゲート部分のインダ
クタンスである。第１項は接合両端の電圧の立ち上がり
時間であり、第２項はさらにその後次段のゲートに電流
が流れ出すのに必要な時間である。
イッチング動作をラッチ型論理回路を例に説明する。こ
の型の論理回路では、ジョセフソン接合に流れる超伝導
電流がゲート電流またはゲート電流の作る磁界により切
替えられて負荷ＲＬに流れることで論理動作が行なわれ
る。この動作に要するスイッチング時間とは、 Ｔ、＝ ＣＪＲＬ＋ＣＬ＋ Ｌ、）ＩＲ，；−・＝−（
１）で表わされる。ここでＣＪは接合の静電容量、Ｌは
配線のインダクタンス、ＬＱは次段ゲート部分のインダ
クタンスである。第１項は接合両端の電圧の立ち上がり
時間であり、第２項はさらにその後次段のゲートに電流
が流れ出すのに必要な時間である。
ｃＪはε。を真空中の誘電率、ε、をトンネルバリヤ層
の比誘電率、ｄをトンネルバリヤ層の膜厚、Ｓを接合面
積として、 ＣＪ＝ε０ε、１・・・・・・・・・・（２）であり、
Ｌは％ｏを空気中透磁率、ρを配線の長さ、Ｗを配線幅
、ｔを層間絶縁体層の膜厚、λ１およびλ２をそれぞれ
第１、第２の超伝導体層の磁界の侵入深さとして、 Ｌ＝ノ翫ｗ（ｌ十人、＋χ２）・・・−・・・・・・（
３）である。ＬＧはＩをジョセフソン電流、＋、を磁束
量子とすると、 Ｌｏｚ中。ｌＩ・・・・・・・・・・（４）の関係を満
たすように決定される。回路が高密度化し、回路構成要
素の微細化が進むと、次の現象を生じる。接合面積Ｓが
減少するため接合の静電容量ｃＪは減少するが、一方で
は、配線の長さ！に比べ配線幅Ｗの減少が大きいために
配線のインダクタンスＬが増加する。その結果、高集積
化回路におけるスイッチング時間との大幅な短縮が難か
しい。（３）式において、比較的容易に可変できる量は
層間絶縁体層の膜厚ｔであり、このｔの減少が高速動作
には欠かせない。
の比誘電率、ｄをトンネルバリヤ層の膜厚、Ｓを接合面
積として、 ＣＪ＝ε０ε、１・・・・・・・・・・（２）であり、
Ｌは％ｏを空気中透磁率、ρを配線の長さ、Ｗを配線幅
、ｔを層間絶縁体層の膜厚、λ１およびλ２をそれぞれ
第１、第２の超伝導体層の磁界の侵入深さとして、 Ｌ＝ノ翫ｗ（ｌ十人、＋χ２）・・・−・・・・・・（
３）である。ＬＧはＩをジョセフソン電流、＋、を磁束
量子とすると、 Ｌｏｚ中。ｌＩ・・・・・・・・・・（４）の関係を満
たすように決定される。回路が高密度化し、回路構成要
素の微細化が進むと、次の現象を生じる。接合面積Ｓが
減少するため接合の静電容量ｃＪは減少するが、一方で
は、配線の長さ！に比べ配線幅Ｗの減少が大きいために
配線のインダクタンスＬが増加する。その結果、高集積
化回路におけるスイッチング時間との大幅な短縮が難か
しい。（３）式において、比較的容易に可変できる量は
層間絶縁体層の膜厚ｔであり、このｔの減少が高速動作
には欠かせない。
従来例として、ジエー・エイチ・ブレイナー（Ｊ、Ｈ。
Ｇｒｅｉｎｅｒ）等によって１９８０年３月に発表され
たアイ・ビー・エム・ジャーナル・オブ・リサーチ・ア
ンド・ディベロープメント（ＩＢＭ Ｊ、 Ｒｅｓ、
Ｄｅｖｅｌｏｐ、）の第２巻第２号１９５〜２０５頁の
論文などがある。この論理回路及び記憶回路用インター
フェロメタ−の配線部の断面構造を第５図に示す。基板
５１の表面上にグランドプレーンとなる第１の超伝導体
層５２が形成されており、この上に絶縁層５３を介して
配線となる第２の超伝導体層５４が配置されている。絶
縁体層５３は第１の超伝導体層５２と第２の超伝導体層
５４との間の絶縁を目的とした２５〜３５ ｍｍ ニオ
ブ陽極酸化膜（Ｎｂ２０５膜）と１４５〜２７５ｍｍの
一酸化ケイ素（Ｓｉｎ）膜で構成されている。第５図に
は示していないが、ゲート部ではゲート動作に必要な超
伝導体層や抵抗体層相互間の絶縁のために、さらに厚い
Ｓｉｎ膜が第１の超伝導体層５２と第２の超伝導体層５
４との間に形成されいる。しかしながら、ゲート部以外
の配線箇所では配線のインダクタンスＬを減らすために
ゲート境界部で段差□を設け、第１の超伝導体層５２と
第２の超伝導体層５４との間の絶縁体層５３の膜厚ｔと
極力薄くしている。しかし、高密度化が進み、回路の各
構成要素が微細化されると、そのプロセスに必要な加工
技術やりソグラフィ技術が高制度化され、これらの処理
前に試料表面を平坦化することが重要となる。その結果
、絶縁体層５３の膜厚ｔが増加し、配線のインダクタン
スＬが増加して、これが論理、記憶回路の高速動作を妨
げる。
たアイ・ビー・エム・ジャーナル・オブ・リサーチ・ア
ンド・ディベロープメント（ＩＢＭ Ｊ、 Ｒｅｓ、
Ｄｅｖｅｌｏｐ、）の第２巻第２号１９５〜２０５頁の
論文などがある。この論理回路及び記憶回路用インター
フェロメタ−の配線部の断面構造を第５図に示す。基板
５１の表面上にグランドプレーンとなる第１の超伝導体
層５２が形成されており、この上に絶縁層５３を介して
配線となる第２の超伝導体層５４が配置されている。絶
縁体層５３は第１の超伝導体層５２と第２の超伝導体層
５４との間の絶縁を目的とした２５〜３５ ｍｍ ニオ
ブ陽極酸化膜（Ｎｂ２０５膜）と１４５〜２７５ｍｍの
一酸化ケイ素（Ｓｉｎ）膜で構成されている。第５図に
は示していないが、ゲート部ではゲート動作に必要な超
伝導体層や抵抗体層相互間の絶縁のために、さらに厚い
Ｓｉｎ膜が第１の超伝導体層５２と第２の超伝導体層５
４との間に形成されいる。しかしながら、ゲート部以外
の配線箇所では配線のインダクタンスＬを減らすために
ゲート境界部で段差□を設け、第１の超伝導体層５２と
第２の超伝導体層５４との間の絶縁体層５３の膜厚ｔと
極力薄くしている。しかし、高密度化が進み、回路の各
構成要素が微細化されると、そのプロセスに必要な加工
技術やりソグラフィ技術が高制度化され、これらの処理
前に試料表面を平坦化することが重要となる。その結果
、絶縁体層５３の膜厚ｔが増加し、配線のインダクタン
スＬが増加して、これが論理、記憶回路の高速動作を妨
げる。
（発明の目的）
本発明は、このような従来の欠点を取り除いたりョセフ
ソン集積回路用配線を提供することにす、る。
ソン集積回路用配線を提供することにす、る。
（発明の構成）
本発明によれば、第１の超伝導体層上にスペーサ層を介
して形成された第２の超伝導体層からなるジョセフソン
集積回路用配線において、前記スペーサ層が少なくとも
前記第２の超伝導体層の下部において第３の超伝導体層
を含む被層膜でなることを特徴とするジョセフソン集積
回路用配線が得られる。
して形成された第２の超伝導体層からなるジョセフソン
集積回路用配線において、前記スペーサ層が少なくとも
前記第２の超伝導体層の下部において第３の超伝導体層
を含む被層膜でなることを特徴とするジョセフソン集積
回路用配線が得られる。
（構成の詳細な説明）
前記発明によれば、配線となる第２の超伝導体層とその
下部の第３の超伝導体層との間の絶縁体層の膜厚を、全
スペーサ層の膜厚とは関係なく、配線のインダクタンス
を小さくするよう充分薄く選ぶことができるため、回路
が高密度化しても高速動作を維持できる。
下部の第３の超伝導体層との間の絶縁体層の膜厚を、全
スペーサ層の膜厚とは関係なく、配線のインダクタンス
を小さくするよう充分薄く選ぶことができるため、回路
が高密度化しても高速動作を維持できる。
（実施例）
以下、この発明について、図面を用いて詳細に説明する
。
。
第１図はこの発明の一実施例を示す図面である。
同図において、基板１１表面に第１の超伝導体層１２が
形成されており、この上に部分的床がりをもつ第３の超
伝導体層１３と第１の絶縁体層１４が同一平面で形成さ
れており、さらにこの上に設けられた第２の絶縁体層１
５を介して、第３の超伝導体電極層１３の上部に配線と
なる第２の超伝導体電極１６が配置されている。この構
造では、配線のインダクタンスを表す（３）式の層間絶
縁体層の膜厚ｔは第２の絶縁体層１５のみで決まり、し
かもこの膜厚は第１、第２の絶縁体層１４．１５からな
るスペーサ層の膜厚とは独立に第２、第３の超伝導体層
１６．１３間の電気絶縁を保持する範囲内で充分薄くな
ることができる。このため、回路の高密度化により素子
の各構成層の平坦化が進み、第１の絶縁体層１４の膜厚
が増加しても、配線のインダクタンスＬの増加を抑える
ことができる。
形成されており、この上に部分的床がりをもつ第３の超
伝導体層１３と第１の絶縁体層１４が同一平面で形成さ
れており、さらにこの上に設けられた第２の絶縁体層１
５を介して、第３の超伝導体電極層１３の上部に配線と
なる第２の超伝導体電極１６が配置されている。この構
造では、配線のインダクタンスを表す（３）式の層間絶
縁体層の膜厚ｔは第２の絶縁体層１５のみで決まり、し
かもこの膜厚は第１、第２の絶縁体層１４．１５からな
るスペーサ層の膜厚とは独立に第２、第３の超伝導体層
１６．１３間の電気絶縁を保持する範囲内で充分薄くな
ることができる。このため、回路の高密度化により素子
の各構成層の平坦化が進み、第１の絶縁体層１４の膜厚
が増加しても、配線のインダクタンスＬの増加を抑える
ことができる。
また、もう１つの実施例として第２図に示すような構造
がある。この図において各構成要素を表わす番号は第１
図と共通に用いている。第２図の構造は、第２の絶縁体
層１５が第３の超伝導体層１３の上部にのみ形成されて
いることを除けば、第１図と同様である。この構造では
、第１図の構造で得られる効果に加えて、第２の絶縁体
層１５として第３の超伝導体層１３自体から形成される
陽極酸化膜などの絶縁体層膜を用いることができるため
、薄くてピンホールの少ない緻密な膜が得られる。
がある。この図において各構成要素を表わす番号は第１
図と共通に用いている。第２図の構造は、第２の絶縁体
層１５が第３の超伝導体層１３の上部にのみ形成されて
いることを除けば、第１図と同様である。この構造では
、第１図の構造で得られる効果に加えて、第２の絶縁体
層１５として第３の超伝導体層１３自体から形成される
陽極酸化膜などの絶縁体層膜を用いることができるため
、薄くてピンホールの少ない緻密な膜が得られる。
さらに、他の実施例として第３図に示すような構造があ
る。この図においても各構成要素を示す番号は第１、第
２図と共通に用いている。第３図の構造では、第２、第
３の超伝導体層１６．１３間に、第２図、第１図で示さ
れた第２の絶縁体層１５がそれぞれ第２、第３の絶縁体
層１５．１５“とじて２層構成で配置されている。素子
の高速動作には、配線のインダクタンス以外に、配線と
負荷とのインピーダンスマツチ縁体層１５．１５°の種
類および各膜厚を適切に選択することによって、両者の
条件を共に満足することができる。
る。この図においても各構成要素を示す番号は第１、第
２図と共通に用いている。第３図の構造では、第２、第
３の超伝導体層１６．１３間に、第２図、第１図で示さ
れた第２の絶縁体層１５がそれぞれ第２、第３の絶縁体
層１５．１５“とじて２層構成で配置されている。素子
の高速動作には、配線のインダクタンス以外に、配線と
負荷とのインピーダンスマツチ縁体層１５．１５°の種
類および各膜厚を適切に選択することによって、両者の
条件を共に満足することができる。
次に、上記の実施例に示したジョセフソン集積回路用配
線の一製造方法について第４図を用いて説明する。
線の一製造方法について第４図を用いて説明する。
まず基板４１上にニオブ（Ｎｂ）などからなる第１の超
伝導体層４２を形成する。この第１の超伝導体層４２は
、一般にはグランドプレーンとしての機能をもつ。第４
図（ａ）には示されていないが、第１の超伝導体層４２
の上には絶縁体層を介してジョセフゾン接合を含むゲー
ト部が形成されるため、これに必要な超伝導体層や抵抗
体層相互間の絶縁体層や平坦化のための絶縁体層からな
る第１の絶縁体層４３が形成されている（第４図（ａ）
）。この上に、通常のりソグラフィ技術を用いてエツチ
ングマスク４４を形成し、反応性スパッタエツチングな
どの異方性エツチングにより下地の第１の超伝導体層４
３を加工する（第４図（ｂ））。次に、露出した第１の
超伝導体層４２表面をスパッタクリーニングした後、蒸
着などの指向性の優れた成膜法でＮｂなどからなる第３
の超伝導体層４５を被着し、引き続きリフトオフする（
第４図（Ｃ））。試料表面を一酸化ケイ素（Ｓｉｎ）や
二酸化ケイ素（Ｓｉ０２）などの第２の絶縁体層４６で
被覆した後、第３の超伝導体層４５の上部に配線となる
第２の超伝導体層４７を形成する。この第２の超伝導体
層４７パターニングは、通常のりソグラフィ技術を用い
たエツチング法やリフトオフ法で行う（第４図（ｄ））
。
伝導体層４２を形成する。この第１の超伝導体層４２は
、一般にはグランドプレーンとしての機能をもつ。第４
図（ａ）には示されていないが、第１の超伝導体層４２
の上には絶縁体層を介してジョセフゾン接合を含むゲー
ト部が形成されるため、これに必要な超伝導体層や抵抗
体層相互間の絶縁体層や平坦化のための絶縁体層からな
る第１の絶縁体層４３が形成されている（第４図（ａ）
）。この上に、通常のりソグラフィ技術を用いてエツチ
ングマスク４４を形成し、反応性スパッタエツチングな
どの異方性エツチングにより下地の第１の超伝導体層４
３を加工する（第４図（ｂ））。次に、露出した第１の
超伝導体層４２表面をスパッタクリーニングした後、蒸
着などの指向性の優れた成膜法でＮｂなどからなる第３
の超伝導体層４５を被着し、引き続きリフトオフする（
第４図（Ｃ））。試料表面を一酸化ケイ素（Ｓｉｎ）や
二酸化ケイ素（Ｓｉ０２）などの第２の絶縁体層４６で
被覆した後、第３の超伝導体層４５の上部に配線となる
第２の超伝導体層４７を形成する。この第２の超伝導体
層４７パターニングは、通常のりソグラフィ技術を用い
たエツチング法やリフトオフ法で行う（第４図（ｄ））
。
配線を形成するもう１つの方法として、第４図（ｃ）の
工程の後、第３の超伝導体層４５表面を陽極酸化やプラ
ズマ酸化して、第３の超伝導体層４５上のみ第２の絶縁
体層４６を形成し、その上に配線となる第２の超伝導体
層４７を形成する方法がある（第４図（ｅ））。
工程の後、第３の超伝導体層４５表面を陽極酸化やプラ
ズマ酸化して、第３の超伝導体層４５上のみ第２の絶縁
体層４６を形成し、その上に配線となる第２の超伝導体
層４７を形成する方法がある（第４図（ｅ））。
また、他の方法として、第４図（ｃ）の工程の後、第４
図（ｅ）と同様な方法で第３の超伝導体層４５表面に第
２の絶縁体層４６を形成し、引き続き第４図（ｄ）と同
様な方法で第３の絶縁体層４６°を形成した後、その上
に第２の超伝導体層４７を形成する方法がある（第４図
（ｆ））。
図（ｅ）と同様な方法で第３の超伝導体層４５表面に第
２の絶縁体層４６を形成し、引き続き第４図（ｄ）と同
様な方法で第３の絶縁体層４６°を形成した後、その上
に第２の超伝導体層４７を形成する方法がある（第４図
（ｆ））。
上記実施例では、第３の超伝導体層が第１の超伝導体層
と接触している場合について説明したが、第３の超伝導
体層が絶縁体層を介して第１の超伝導体層と絶縁層され
ている場合も含まれる。
と接触している場合について説明したが、第３の超伝導
体層が絶縁体層を介して第１の超伝導体層と絶縁層され
ている場合も含まれる。
（発明の効果）
以上説明したように本発明によれば、配線下の絶縁体層
の膜厚を全スペーサ層の膜厚とは関係なく充分薄く選ぶ
ことができるため、回路の高密度化により各構成層に平
坦化が施されても配線のインダクタンスを小さく維持す
ることができる。尚上記の実施例の説明にお・いて例示
した、第３の超伝導体層の広がり幅、および超伝導体層
材料、絶縁体層材料の選択はこの発明にいて何ら限定を
加えるものではない。
の膜厚を全スペーサ層の膜厚とは関係なく充分薄く選ぶ
ことができるため、回路の高密度化により各構成層に平
坦化が施されても配線のインダクタンスを小さく維持す
ることができる。尚上記の実施例の説明にお・いて例示
した、第３の超伝導体層の広がり幅、および超伝導体層
材料、絶縁体層材料の選択はこの発明にいて何ら限定を
加えるものではない。
第１図、第２図、第３図はそれぞれ本発明のジョセフソ
ン集積回路用配線の第１、第２、第３の実施例を示す断
面図、第４図（ａ）〜（ｆ′）は本発明の第１、第２、
第３の実施例の一製造方法を説明するための主要工程に
おける配線の断面図、第５図は従来のジョセフソン集積
回路に用いられた配線構造を示す断面図である。 図において、１１．４１．５１は基板、１２．４２．５
２は−１６，４７，５４は第２の超伝導体層、４４はエ
ツチングマスクである。 享 １ 口 亭 ４ 図 ４ｂ、４コ ４Ｊ４１４１
ン集積回路用配線の第１、第２、第３の実施例を示す断
面図、第４図（ａ）〜（ｆ′）は本発明の第１、第２、
第３の実施例の一製造方法を説明するための主要工程に
おける配線の断面図、第５図は従来のジョセフソン集積
回路に用いられた配線構造を示す断面図である。 図において、１１．４１．５１は基板、１２．４２．５
２は−１６，４７，５４は第２の超伝導体層、４４はエ
ツチングマスクである。 享 １ 口 亭 ４ 図 ４ｂ、４コ ４Ｊ４１４１
Claims (1)
- 第１の超伝導体層上にスペーサ層を介して形成された第
２の超伝導体層からなるジョセフソン集積回路用配線に
おいて、前記スペーサ層が、少なくとも前記第２の超伝
導体層の下部において第３の超伝導体層を含む複層膜で
なることを特徴とするジョセフソン集積回路用配線。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60082514A JPS61241987A (ja) | 1985-04-19 | 1985-04-19 | ジヨセフソン集積回路用配線 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60082514A JPS61241987A (ja) | 1985-04-19 | 1985-04-19 | ジヨセフソン集積回路用配線 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61241987A true JPS61241987A (ja) | 1986-10-28 |
| JPH0322710B2 JPH0322710B2 (ja) | 1991-03-27 |
Family
ID=13776630
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60082514A Granted JPS61241987A (ja) | 1985-04-19 | 1985-04-19 | ジヨセフソン集積回路用配線 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61241987A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5978585A (ja) * | 1982-10-27 | 1984-05-07 | Hitachi Ltd | ジヨセフソン集積回路 |
-
1985
- 1985-04-19 JP JP60082514A patent/JPS61241987A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5978585A (ja) * | 1982-10-27 | 1984-05-07 | Hitachi Ltd | ジヨセフソン集積回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0322710B2 (ja) | 1991-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10283694B2 (en) | Method for increasing the integration level of superconducting electronics circuits, and a resulting circuit | |
| US4554567A (en) | Superconductive integrated circuit incorporating a magnetically controlled interferometer | |
| EP0063887B1 (en) | Method of manufacturing josephson junction integrated circuit devices | |
| US20040266209A1 (en) | Manufacturing method for electronic device and multiple layer circuits thereof | |
| JP2005039244A (ja) | 電子デバイスとその多層配線の形成方法 | |
| JPH07114236B2 (ja) | 配線構造の製造方法 | |
| CN105633268A (zh) | 一种超导电路结构及其制备方法 | |
| JPH0766462A (ja) | 超伝導回路 | |
| JPS61241987A (ja) | ジヨセフソン集積回路用配線 | |
| JP3819470B2 (ja) | 薄膜インダクタ及びその製造方法 | |
| JPH0322711B2 (ja) | ||
| JP2002043640A (ja) | 超伝導接合素子及びその製造方法 | |
| JP2646440B2 (ja) | ジョセフソン接合素子の製造方法 | |
| JPH054828B2 (ja) | ||
| JPH077189A (ja) | ジョセフソン接合素子 | |
| JPS6224677A (ja) | 超伝導回路用接地面の形成方法 | |
| JPS61244078A (ja) | 超伝導線路の作製方法 | |
| JPS63200578A (ja) | 超伝導回路装置 | |
| JPS61144892A (ja) | シヨセフソン集積回路の製造方法 | |
| JPS58125880A (ja) | ジヨセフソン接合素子 | |
| JPS58145177A (ja) | ジヨセフソン接合素子の製造方法 | |
| JPS61174783A (ja) | 超伝導回路装置の製造方法 | |
| JPH053754B2 (ja) | ||
| CN120981148A (zh) | 约瑟夫森结并联电阻结构及其制备方法 | |
| JP2003198007A (ja) | トンネル接合の作製方法及びトンネル接合素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |