JPS61244567A - サ−マルヘツド - Google Patents

サ−マルヘツド

Info

Publication number
JPS61244567A
JPS61244567A JP60087998A JP8799885A JPS61244567A JP S61244567 A JPS61244567 A JP S61244567A JP 60087998 A JP60087998 A JP 60087998A JP 8799885 A JP8799885 A JP 8799885A JP S61244567 A JPS61244567 A JP S61244567A
Authority
JP
Japan
Prior art keywords
wiring pattern
flip chip
aluminum
nickel
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60087998A
Other languages
English (en)
Inventor
Keijiro Minami
南 慶二郎
Yasuo Nishiguchi
泰夫 西口
Hitoshi Takao
鷹尾 仁志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP60087998A priority Critical patent/JPS61244567A/ja
Priority to US06/821,682 priority patent/US4764659A/en
Publication of JPS61244567A publication Critical patent/JPS61244567A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/315—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material
    • B41J2/32—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material using thermal heads
    • B41J2/345—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material using thermal heads characterised by the arrangement of resistors or conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing of the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Wire Bonding (AREA)
  • Electronic Switches (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明はワードプロセッサやタイプライタ等のプリンタ
として用いられるサーマルヘッドに関し、よシ詳細には
発熱体を設けた基板上に該発熱体を選択的に発熱させる
ためのフリップチップをワイヤレスボンディングにより
搭載したサーマルヘッドに関する。
(従来の技術) サーマルヘッドは、発熱体にパルス状の電流を流したと
きに発生するジュール熱によって感熱記録紙に発色記録
を行なうか或いは前記ジュール熱によって感熱リボンの
インクを普通紙に転写し、記録を行うといったいわゆる
サーマルプリント方式を実行するものである。
かかるサーマルヘッドVこおいて、一つの基板上に発熱
体だけでなく駆動用IC素子をも搭載したモノ力、ヘッ
ドのコンパクト化の一環として開発され近年普及しつつ
ある。
ところで、このようなサーマルヘッドを組立てるに際し
ては、駆動用■C素子上の入出力用電極を、基板上に形
成された発熱体及び外部接続端子に接続された個別駆動
線、工C駆動用電源線、工C制御用信号線等の配線パタ
ーンに接続しなければならないが、その接続を現在はワ
イヤポンディング法を用いて行なっているために次のよ
うな問題点がある。
■ ワイヤボンディングを自動ワイヤボンディング装置
で行なうにしても駆動用IC素子の各電極を1個づつ順
番に配線パターンにワイヤボンディングしなければなら
ず、しかも1個の電極のワイヤボンディングに少なくと
も0.2秒前後はかかることから、例えば入出力用電極
を84個もったIC素子を32個搭載したB4サイズの
サーマルヘッドを組立てる場合、ワイヤボンディング時
間に約10分(0,2秒×84電極×32素子)もかか
つてしまう。そのため、大量生産を行なうことが困難で
製品としてのサーマルヘッドを高コストとしてしまう。
更には自動ワイヤボンディング装置は高価であシ、設備
費が極めて高くつく。
■ ワイヤボンディングを行なうに先立って、駆動用I
C素子を基板上の所定位置に取着しなければならず、し
かもその場合、工C素子を基板上に形成された個別駆動
線等の配線パターンと絶縁する必要があるためIC素子
搭載部に配線パターンと絶縁する絶縁層を形成する必要
がある。このため、余分なプロセスが必要で、作業工数
の増大に伴なうコストアップは避けられない。
■ ボンディングワイヤ線は25〜35μφと非常に細
いため、ボンディング終了後に曲がりや倒れを生じてI
C素子の出力電極同士が短絡を起したりすることがあり
、そのためワイヤボンディングの密度を上げることがで
きない。
■ ワイヤボンディング法の特質上、基板上の配線パタ
ーンのポンディングパッド部はIC3子の外側に設けな
ければならず、工C素子搭載部の周囲に広いボンディン
グエリヤを必要とする。そのため、前記■の問題と相俟
って、サーマルヘッドの小型化を図ることがより一層困
難となっている。
そこでこの従来のサーマルヘッドにおける欠点を解消す
るために駆動用IC素子としてフリップチップを用い、
該フリップチップの電極を半田バンプを介し基板上Vこ
形成された金(An)から成る配線パターンにワイヤレ
スボンディングVこよシ接続したサーマルヘッドを本出
願人は先に提案した(特願昭60−12853号)。
このサーマルヘッドによれば駆動用丁C素子のすべての
電極が一挙に基板上の配線パターンにボンディングでき
ることからボンディング時間が頗る短縮され、量産性に
優れている。ボンディングワイヤ線が不要なことからワ
イヤの曲りや倒れ等による電極の短絡が皆無であり、製
造歩留シが極めて高く、また同時に駆動用工C素子の電
極密度を極めて高いものとなすことができる。しかし乍
らフリップチップがワイヤレスボンディングされる基板
上の配線パターンは通常、金(All)の薄膜により形
成されており、談合(Au)は溶融半田に吸収されやす
い材料であることから配線パターンにフリップチップを
半田を介しワイヤレスボンディングした場合、配線パタ
ーンが半田に吸収されてなくなり配線パターンが断線し
てしまったり、7リツグチツプの接合強度が低下してし
まうという課題を有していた。またこれを解決するため
に配線パターンの厚みを大とし溶融半田による吸収を補
填することも考えられるが配線パターンの厚みを大とす
ると金(Au)を多量に使用することとなり、サーマル
へ7ドを高価とする課題も有していた。
(発明の目的) 本発明は上述の諸欠点に鑑み案出されたもので、その目
的は量産性及び製造歩留りが優れ、配線パターンを断線
させることなくフリップチップを強固に接合させること
ができる安価なサーマルヘッドを提供することにある。
(問題点を解決するための手段) 本発明は発熱体を設けた基板上に、発熱体及び外部リー
ド端子に接続される配線パターンを被着形成するととも
に該配線パターンに発熱体を選択的に発熱させるための
フリップチップをワイヤレスボンディングによシ接続し
て成るサーマルヘッドにおいて、前記配線パターンをア
ルミニウムで形成するとともに該配線パターンのうち少
なくともフリップチップがワイヤレスボンディングサレ
る部位をニッケルで被覆したことを特徴とするものであ
る。
(実施例) 次に本発明を添付図面に示す実施例に基づき詳細に説明
する。
第1図は本発明のサーマルヘッドの一実施例を示し、1
はアルミナセラミック等の電気絶縁材料から成る基板で
あり、その上面にはドツト型の発熱部2及び該発熱部2
を選択的に駆動発熱させるための駆動用工C素子3がそ
れぞれ形成、搭載されている。
前記発熱部2は第2図に示すように絶縁基板1の表面一
部にガラスをコーティングしてグレーズ層4を形成し、
史にその上面に窒化タンタル(Ta2N)等から成る発
熱体5及び該発熱体5のグレーズ層4頂部付近を除いて
個別駆動線6及び共通駆動線7をそれぞれ薄膜手法によ
り被着することによって形成される。この発熱部2は感
熱紙等に発色による記録を行なわせる作用を為し、個別
駆動線6及び共通駆動線7を介]〜て発熱体5に所定の
電力が印加されると該発熱体5は感熱紙等を発色させる
に必要な温度、例えば400℃の温度にジュール発熱す
る。
尚、前記ドツト型の発熱部2を構成する発熱体5及び個
別駆動線6と共通駆動線7の一部表面には該発熱体5等
を酸化腐蝕から保護するために酸化シリコン(Sj−0
2)等から成る酸化保護層8が、また更にその−に面に
感熱紙等との摺接による摩耗を極小とするために五酸化
タンクiV (Ta20g ’) 等から成る耐摩耗層
9がそれぞれ被着形成されており、該酸化保護層8及び
耐摩耗層9は従来周知のスパッタリング法により発熱体
5等の上面に形成される。もつとも発熱部2としては上
記構成に限らず既存の他の構成を用いることができるこ
とは勿論である。
前記発熱部2に絶縁基板1上に直線状に配列されており
、該絶縁基板1上の直線状に配列された発熱部2の一辺
側には発熱部2を選択的に発熱させるための駆動用IC
素子3が搭載されている。
前記駆動用IC素子3は第3図に示す如く下部に半田バ
ンプ】0を有するフリップチップから成り、その各電極
は桟板1上に形成された一端が発熱体jlこ接続されて
いる個別駆動線6及び外部接続端子13に接続されてい
るTO制御用信号線11とIC駆動用電源線12の各配
線パターンに半田等を介しワイヤレスボンディングによ
り接続されている。
前記フリップチップ3をボンディングする番こ際しては
、基板1上に形成した配線パターン(個別駆動線6、工
C制御信号線11及びIC駆動用電源線)のチップ3取
着部にあらかじめ予備半田を取着しておき、これにフリ
ップチップ3の半田ハンプ10が当接するよう位置合せ
をして載置し、しかる后、半田バンプ10を加熱溶融さ
せることニヨってボンディングされる。
このように駆動用IC素子3としてフリップチップを用
いワイヤレスボンディングによって基板上の配線パター
ンに接続すれば、フリップチップ3の電極数に関係なく
一度に配線パターンにボンディングでき、またワイヤが
不要なことからその曲シや倒れといった問題がないため
電極の密度を相当高めることができる。
本発明においては駆動用IC素子としてのフリップチッ
プが搭載接続される基板1上の配線パターンをアルミニ
ウム(AIりとニッケ/I/(NY)カら成る二層構造
とすることが重要である。そのため第3図に示すように
フリップチップ3の各電極が接続される配線パターン(
個別駆動線6、■C制御用信号線11及びIC駆動用電
源線12)はアルミニウム(Al)から成る下層6a、
 lla、 12aとニッケiv (Ni)から成る上
層6b、  llb、 12bの二層構造となっている
。このように配線パターンを二層構造とするとアルミニ
ウム(AI)は比抵抗が小で、アルミナ(AJzOa)
となじみが良く、かつ溶融半田に吸収されにくいことか
ら絶縁基板1上に接合強度が大で、電力損失が極めて少
ない配線パターンを形成することができ、またニッケi
v (Ni)は半田との濡れ性が大で、かつ溶融半田に
吸収されにくいことからフリップチップ3を配線パター
ンに強固に半田接続することができ、絶縁基板1上に強
固に接合された配線パターン上にフリップチップを強固
に半田接続することが可能となる。
(発明の効果) 以上説明したように本発明は駆動用IC素子としてフリ
ップチップを用いるとともに該チップの電極を絶縁基板
上のアルミニウムとニッケルの二層構造からなる配線パ
ターンにワイヤレスボンディングにより接続したもので
あることがら■ 駆動川下C素子の全ての電極を一挙に
基板上ノ配線パターンにポンディングすることができ、
ポンディング時間が頗る短縮され、量産性に優れている
。しかも設備としては半田リフロー装置を用いることが
できるので、従来のワイヤポンディング装置番こ比べて
簡易でかつ安価である。
■ 駆動用下C素子を基板に搭載するのに絶縁層を設け
る必要はなく、作業工数の減少に伴ない大幅なコストダ
ウンが可能である。
■ ポンディングワイヤ線が不要なため、その曲りや倒
れ等によって各電極間が短絡するといった問題がなく、
製造歩留りを著しるしく向上でき、また駆動用下C素子
の電極密度を高めることができる。
■ 駆動用IC素子を配線パターンに半田を介しワイヤ
レスボンディングする際、該配線パターンは基板と接合
性がよく、かつ溶融半田に吸収されにくい材料であるこ
とから駆動用IC素子を配線パターンに強固に接合する
ことができる。
よって本発明のサーマル・\ラドは実用性極めて大であ
る。
【図面の簡単な説明】
第1図は本発明のサーマルヘッドの一実施例を説明する
だめの平面図、第2図は第1図の発熱部の拡大断面図、
第3図は第1図の駆動用TC素子を搭載した部分の拡大
断面図である。 1:絶 縁 基 板 2:発 熱 部 3:駆動用IC素子 6:個別駆動線 6a:個別駆動線の下層 6b二個別駆動線の上層 7:共通駆動線 11 : IC制御用信υ線 11a:IC制御用信号線の下層 11b:IC制御用信号線の上層 12:IC駆動用電源線 12a: 工C駆動用電源線の下層 12b:IC駆動用電源線の上層 13:外部接続端子

Claims (1)

    【特許請求の範囲】
  1.  発熱体を設けた基板上に、発熱体及び外部接続端子に
    接続される配線パターンを被着形成するとともに該配線
    パターンに発熱体を選択的に発熱させるためのフリップ
    チップをワイヤレスボンディングにより接続して成るサ
    ーマルヘッドにおいて、前記配線パターンをアルミニウ
    ムで形成するとともに該配線パターンのうち少なくとも
    フリップチップがワイヤレスボンディングされる部位を
    ニッケルで被覆したことを特徴とするサーマルヘッド。
JP60087998A 1985-01-26 1985-04-23 サ−マルヘツド Pending JPS61244567A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP60087998A JPS61244567A (ja) 1985-04-23 1985-04-23 サ−マルヘツド
US06/821,682 US4764659A (en) 1985-01-26 1986-01-23 Thermal head

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60087998A JPS61244567A (ja) 1985-04-23 1985-04-23 サ−マルヘツド

Publications (1)

Publication Number Publication Date
JPS61244567A true JPS61244567A (ja) 1986-10-30

Family

ID=13930457

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60087998A Pending JPS61244567A (ja) 1985-01-26 1985-04-23 サ−マルヘツド

Country Status (1)

Country Link
JP (1) JPS61244567A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62261193A (ja) * 1986-05-08 1987-11-13 三菱電機株式会社 電子部品
WO2024029512A1 (ja) 2022-08-05 2024-02-08 京セラ株式会社 サーマルヘッドおよびサーマルプリンタ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62261193A (ja) * 1986-05-08 1987-11-13 三菱電機株式会社 電子部品
WO2024029512A1 (ja) 2022-08-05 2024-02-08 京セラ株式会社 サーマルヘッドおよびサーマルプリンタ

Similar Documents

Publication Publication Date Title
US4764659A (en) Thermal head
KR100225334B1 (ko) 전자부품, 전자부품 조립체 및 전자부품유닛
US7057294B2 (en) Semiconductor device
US7616223B2 (en) Thermal printhead
JPS63179764A (ja) 感熱記録ヘツド
JP2005026364A (ja) 混成集積回路
US6258622B1 (en) Flip clip bonding leadframe-type packaging method for integrated circuit device and a device formed by the packaging method
JPS61172755A (ja) サ−マルヘツド
CN221937831U (zh) 热敏打印头用发热基板
JPS63168028A (ja) 微細接続構造
JP2629460B2 (ja) 混成集積回路装置
JP2531636B2 (ja) サ−マルヘツド
KR100327247B1 (ko) 플립칩 본딩법을 이용한 잉크젯 프린트 헤드와 전원 및 신호인가선의 연결방법
JP3279846B2 (ja) 半導体装置の製造方法
JPH0214536A (ja) フリップチップ実装構造
JPH0323734Y2 (ja)
JP3203889B2 (ja) 半導体装置
JP2582999Y2 (ja) サーマルヘッド
JP2929764B2 (ja) 半導体装置
JPH03193467A (ja) サーマルヘッドの製造方法
JPH1041351A (ja) バンプ付きセラミックパッケージ
JP2526796B2 (ja) テ―プキャリアパッケ―ジ
JPH11340373A (ja) 薄小型樹脂封止パッケージ
JPH04127547A (ja) Lsi実装構造体
JPH023603Y2 (ja)