JPH0323734Y2 - - Google Patents

Description

【考案の詳細な説明】 〔産業上の利用分野〕 本発明はドライバ搭載型サーマルヘツドに関す
るものである。

〔考案の概要〕

ドライバICを搭載したサーマルヘツドの実装
構造において ドライバICとしてICの一辺にドライバ出力端
子を、その対向する一辺に制御信号入力端子を配
置したICを使用し、発熱抵抗体、前記発熱抵抗
体への通電のための回路配線および制御信号入力
配線を有し、かつ制御信号入力配線が複数個の
IC単位で分割あるいはグランドラインを除いて
分割された単層パターンにて形成された抵抗体基
板に前記ICに取り付け、ボンデイングワイヤに
て接続したことを特徴とした実装構造を採用する
ことにより、 製造時の不良の発見、修正を容易にするなど製
造工程を簡単にし、歩留を向上させコストダウン
を可能とし、かつ印字品質の向上、印字の高速化
への対応および高密度実装も可能になるようにし
たものである。

〔従来の技術〕

ドライバIC搭載型サーマルヘツドは発熱抵抗
体を駆動するドライバICの出力端子と発熱抵抗
体とをサーマルヘツド内部において１：１にて接
続したサーマルヘツドであり、前記ドライバIC
内にはドライバ回路の他に複数ビツトのシリアル
画素信号入力をパラレル出力に変換する信号変換
回路、印字タイミングを決める制御回路を含み、
これら回路の動作を制御するための制御信号入力
端子を有している。

このようなサーマルヘツドの実装構造としては
ドライバICとサーマルヘツド内の各種配線との
接続方法により、ワイヤボンデイング方式、テー
プキヤリアを利用したインナーリード、アウター
リードボンデイング方式、フリツクチツプボンデ
イング方式などがあるが、本考案のようなワイヤ
ボンデイング方式の例としては次のようなものが
あつた。

サーマルヘツドの発熱抵抗体を形成する基板と
してはセラミツク基板がその放熱特性の点で有利
のため主に使用され、ドライバーICの制御信号
配線も前記基板上に発熱抵抗体の配列方向に、信
号入力端子を有する複数の制御信号配線を形成し
スルホール部以外に絶縁膜を形成した後、ドライ
バIC1個当り各１本の第２の制御信号配線を形成
し、同時にボンデイングパツドを形成したマトリ
クス配線を使用していた。このような基板にドラ
イバICの出力端子並びにドライバICの制御信号
入力端子と制御信号配線をボンデイングワイヤに
て接続しサーマルヘツドが形成されていた。（第
４図） また、上記のような制御信号配線を簡単にする
という理由で単層とし、発熱抵抗体と同一基板上
に形成した方法が特開昭59−78867公報に開示さ
れている。（第５図） 〔考案が解決しようとする問題点〕 しかしながら、上記のような方法には以下のよ
うな問題点があつた。

まず第１の方法では、発熱抵抗体およびその通
電のための回路配線という精密パターンを要求さ
れるパターンと同時に多層で複雑なパターンを同
一基板上に形成することが必要となり、歩留の低
下といつた問題があり、また上記のような制御信
号配線を形成するにはその製造工程で配線形成な
どのマスクを３枚必要とし、その結果工程も手間
もかかるためサーマルヘツドの価格を高くする要
因となつていた。さらには第１の制御信号配線に
オーブン、シヨートなどの欠陥の検査・修正もれ
があつた場合絶縁膜を形成した後に修正すること
が不可能となる問題点があつた。

第２の方法においては、制御信号配線が単層と
なる点で製造工程が簡単になり、修正も容易とい
う利点はあるが、その反面単層となるが故にその
パターンは１対の制御信号入力端子から数多くの
ドライバICの１個ずつに制御信号入力のボンデ
イングパツドを形成して配線が交叉しないように
するため非常に細密となり、その製造においては
歩留の低下、検査が面倒になる点など種々問題が
あつた。

さらに述べるならば、サーマルヘツドにおいて
は昨今印字の高連化という要求が強く、これを実
現する一手段として、従来多数個の発熱抵抗体素
子を何個かに分割していたものに対し、この分割
数を極力少なくして高速化することが考えられて
いるが、この場合、一度に駆動させる発熱抵抗体
素子数が多く、流れる電流となる。このことは、
制御信号配線中のドライバ回路関係の電流容量を
大きくすることが必要となる。しかしながら、第
１の方法の場合、電流容量を大きくするためには
セラミツク基板を大きくして配線を太くする必要
があり、基板コスト上の問題が、第２の方法では
これらの配線を太くする点から単層でのパターン
設計がむずかしくなるなどの問題が予想される。

本考案は従来の問題点を解決するためになされ
たもので、より低コストで、今日的要求に答えら
れるサーマルヘツドの実装構造を提供することを
目的としている。

〔問題点を解決するための手段〕

上記問題点を解決するため、本考案は複数ビツ
トのシリアル画像信号入力をパラレル出力に変換
する信号変換回路、前記複数ビツトの出力タイミ
ング制御回路、ドライバ回路を含むドライバIC
を搭載したサーマルヘツドにおいて、ドライバー
ICとしてICの一辺にドライバ出力端子を配置し、
その対向する一辺に制御信号入力端子を配置した
ICを使用し、これを発熱抵抗体、前記発熱抵抗
体への通電のための回路配線および制御信号入力
用配線を有し、かつ制御信号入力用配線が、複数
個のIC単位で分割された単層パターンにて形成
された抵抗体基板に取り付け、ボンデイングワイ
ヤにて接続した実装構造あるいは制御信号入力配
線中ドライバ回路のグランドラインのみ全IC共
通で、他配線を複数個のIC単位に分割した単層
パターンとした抵抗体基板を使用する実装構造と
した。

〔作用〕

上記のように構成されたドライバ搭載型サーマ
ルヘツドの実装構造においては、制御信号入力配
線が単層パターンであり、複数個のIC単位で分
割した構造としたことにより、多くのマスクを必
要とせず簡単な工程で製造出来かつ検査も容易と
なり、低コストなサーマルヘツドが提供できる。

またドライバICとして、一辺にドライバ出力
端子を、その対向する一辺に制御信号入力端子を
配置したICを使用することにより、大きな電気
容量を必要とするドライバ回路のグランドライン
をIC下部に太く配線することが出来、またこの
グランドラインを全IC共通として熱の分散をは
かることができ、高速化要求に答えられるサーマ
ルヘツドを提供することができる。

〔実施例 １〕 以下に本考案の実施例を図面にもとづいて説明
する。

第１図において、セラミツク、ガラス等よりな
る抵抗体基板１上には、発熱抵抗体２、発熱抵抗
体への通電のための回路配線として、共通電極配
線３および前記発熱抵抗体１個に対応する個別電
極４がドライバICの出力端子１０と接続するた
めのボンデイングパツド６が形成されている。さ
らに前記抵抗体基板１には、制御信号入力配線７
が制御信号入力のための端子１２およびドライバ
ICの制御信号入力端子１１を有して、２個のIC
ごとに分割して、ドライバIC５を発熱抵抗体２
の配列方向と並行に取り付ける領域を介して形成
される。上記制御信号入力配線７を詳しく説明す
ると、ドライバ回路のグランドライン８がドライ
バICに最も近接して、図面においては図示して
いないが、ドライバICの取り付け領域を含んだ
形で太く形成され、他の制御信号入力配線がその
下部の領域で互いに交叉しないような形で単層パ
ターンにて形成されている。

ここにおいて、材質の点を説明すると、発熱抵
抗体２の材質としては厚膜型サーマルヘツドの場
合、酸化ルテニウム系の抵抗体が、薄膜型では、
Ta₂N，Ta−Si−Ｏ，Ta−Siなどが使用される。
また前記の各種配線においては、厚膜型では主に
金ペーストが、薄膜型ではAl，Au／Crなどが使
用される。

またこれらの配線の形成方法としては、印刷法
フオトエツチング法により一工程で形成できる。

このように形成された抵抗体基板１を以下のよ
うにして実装した。まずドライバIC５をダイボ
ンド剤を使用してIC取り付け領域にダイボンド
し、金あるいはアルミニウムといつたボンデイン
グワイヤ９を使用して、個別電極４上のボンデイ
ングパツド６とドライバICの出力端子１０、ド
ライバICの制御信号入力端子１１と制御信号入
力配線７上のボンデイングパツド６をそれぞれ接
続し、さらにドライバICおよびボンデイングワ
イヤ保護のため封止を行なつて、ドライバIC搭
載型サーマルヘツドを得た。

ここにおいて、ドライバICの端子の配置とし
ては、一辺に出力端子が直線あるいは千鳥状に配
置され、対向した一辺に制御信号入力端子が直線
あるいはそれに類似した形で形成されたものを使
用する。このような配置はドライバICの下部の
領域をドライバ回路のグランドラインを配置する
など配線上の工夫として有効に使用するためであ
る。

〔実施例 ２〕 次にもう一つの方法として第２図に示すような
サーマルヘツドを製作した。

これは、制御信号入力配線中ドライバ回路のグ
ランドライン８を全IC共通なパターンとし、ド
ライバIC取り付け領域も利用し太く形成（図面
では詳記していない）し、各部より入力端子を取
り出すようにした以外、第１図と同様な構成であ
る。これについても前記と同様に実装を行ない、
ドライバ搭載型サーマルヘツドを得た。

これらのサーマルヘツドに対し、フレキ基板を
使用した圧接、圧着あるいはワイヤのはんだ付な
どの方法を使つて、制御信号を印加して評価した
ところ、電気的、機械的双方の信頼性は問題な
く、従来のサーマルヘツドと比較しても遜色のな
いものであつた。また第２のサーマルヘツドにお
いては、ドライバ回路のグランドラインが全IC
共通でIC取り付け領域も利用して形成されてい
るため、ドライバICの駆動による熱が分散され、
印字に与える熱の影響を平準化でき、ムラのない
印字が可能であつた。

〔考案の効果〕

以上述べてきたように本考案によれば、制御信
号入力配線を単層パターンとし、複数個のICに
分割したことにより、一工程でパターンの形成が
可能で、形成後のパターン検査もパターンが分割
されているため、容易に不良等が発見出来、単層
パターンのため修正が容易であるなど各工程が簡
単となり、歩留が向上しサーマルヘツドのコスト
ダウンが可能となる。

またドライバ回路のグランドラインを全IC共
通とすることにより、ドライバICの駆動による
熱を分散することが可能になり、印字品質の向上
が可能である。

さらにドライバICとして一辺に出力端子、対
向する一辺に制御信号入力端子を配置したICを
使用することにより、IC下部の領域を利用して
ドライバ回路関係の配線（グランドラインなど）
を太く配線し、電流容量を大きくするといつた工
夫が可能となり、昨今の印字の高速化への対応も
可能となる。

付言するならば、本考案によれば、第３図に示
すように、ドライバIC上に複数個づつ階段上に
配置し、制御信号入力配線をIC下部の領域を利
用して単層パターンにて形成し、IC取り付け部
をICと配線のシヨートを防ぐため、絶縁物をコ
ーテイングして実装を行なうような方式が可能で
あり、16ドツト／mmといつた高解像度のサーマル
ヘツドにも応用可能な高密度実装も可能になる。

なお、制御信号入力配線の配線方法としては、
本実施例で述べた方法に限定されず、各種のレイ
アウトが単層パターンが可能であれば選択可能で
ある。

【図面の簡単な説明】

第１図、第２図は本考案のドライバIC搭載型
サーマルヘツドの実施例１，２の要部を示す平面
図、第３図は本考案の応用例を示す平面図、第４
図、第５図は従来の制御信号入力配線のパターン
を示す平面図である。 １……抵抗体基板、２……発熱抵抗体、３……
共通電極配線、４……個別電極配線、５……ドラ
イバIC、６……ボンデイングパツド、７……制
御信号入力配線、８……グランドライン、９……
ボンデイングワイヤ、１０……出力端子、１１，
１２……制御信号入力端子。

Claims (1)

1. 【実用新案登録請求の範囲】 (1) 複数ビツトのシリアル画像信号入力をパラレ
   ル出力に変換する信号変換回路、前記複数ビツ
   トの出力タイミング制御回路、ドライバ回路を
   含むドライバICを搭載したサーマルヘツドに
   おいて、発熱抵抗体、該発熱抵抗体への通電の
   ための回路配線および複数個のIC単位で分割
   され、単層パターンで形成された制御信号入力
   用配線を有する抵抗体基板を設けると共に、一
   辺にドライバ出力端子を配置し、このドライバ
   出力端子と対抗する他の一辺に制御信号入力端
   子を配置したドライバICを設け、該ドライバ
   ICを前記抵抗体基板上に取り付け、前記各配
   線とボンデイングワイヤにて接続したことを特
   徴とするドライバIC搭載型サーマルヘツドの
   実装構造。 (2) 前記ドライバ回路のグランドラインのみ全
   IC共通にしたことを特徴とする実用新案登録
   請求の範囲第１項記載のドライバIC搭載型サ
   ーマルヘツドの実装構造。