JPS61246860A - 割込制御方式 - Google Patents

割込制御方式

Info

Publication number
JPS61246860A
JPS61246860A JP8772485A JP8772485A JPS61246860A JP S61246860 A JPS61246860 A JP S61246860A JP 8772485 A JP8772485 A JP 8772485A JP 8772485 A JP8772485 A JP 8772485A JP S61246860 A JPS61246860 A JP S61246860A
Authority
JP
Japan
Prior art keywords
interrupt
interruption
request signal
peripheral device
device number
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8772485A
Other languages
English (en)
Inventor
Naohisa Kiyono
清野 直久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP8772485A priority Critical patent/JPS61246860A/ja
Priority to GB08614115A priority patent/GB2176571B/en
Publication of JPS61246860A publication Critical patent/JPS61246860A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Bus Control (AREA)
  • Exchange Systems With Centralized Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 複数の周辺装置を制御する処理装置において、各周辺装
置に付与した装置番号を周期的に周辺装置に伝達し、各
周辺装置は自装置番号を受信した時間領域に割込要求信
号を送出することにより、処理装置は割込要求元の周辺
装置を直ちに識別可能となり、割込処理負荷が軽減され
るものである。
〔産業上の利用分野〕
本発明は処理装置および複数の周辺装置から構成される
情報処理装置における割込制御方式の改良に関する。
複数の周辺装置を制御する処理装置に対し、周辺装置側
から例えば動作の終了等を通知する手段として、公知の
割込機能が使用される。周辺装置にとっては割込みが処
理装置に受付けられる迄の時間が極力短縮され、また処
理装置にとってはかかる割込処理による負荷が極力削減
されることが望まれる。
〔従来の技術〕
第3図は従来ある割込制御方式の一例を示す図である。
第3図において、マイクロプロセッサ1に制御される複
数の周辺装置2の内、マイクロプロセッサlに割込みを
要求する周辺装置2は、割込要求信号Qを信号線3に送
出する。マイクロプロセッサlは、信号線3を経由して
周辺装置2から伝達される割込要求信号Qを受信すると
、実行中の処理を中断した後、各周辺装置12に至る信
号線4に順次割込間合信号Eを送出する。割込間合信号
Eを伝達された各周辺装置2は、自装置が割込要求信号
Qを送出してる場合には、信号wA3に送出中の割込要
求信号Qを停止させると共に、信号線5に自装置に付与
された装置番号Nを送出する。マイクロプロセッサ1は
、信号線5から装置番号Nが返送される迄、各周辺装置
!2に至る信号vA4に順次割込間合信号Eを送出し、
信号線5から装置番号Nが返送されることにより割込要
求元の周辺装置2を識別し、信号f%16を経由して当
該周辺装置2との間で所要の情報を送受信する。
〔発明が解決しようとする問題点3 以上の説明から明らかな如く、従来ある割込制御方式に
おいては、割込要求信号Qを受信したマイクロプロセッ
サ1が各周辺装置2に対し順次割込間合信号Eを伝達し
、割込要求の有無を検索していた。従って割込みを受付
ける迄に多くの時間を要し、またマイクロプロセッサ1
の処理能力を圧迫する恐れがあった。
〔問題点を解決するための手段〕
本発明は下記の手段を講することにより、前記問題点を
解決する。
第1図は本発明の原理を示す図である。
第1図において、各周辺装置2に予め付与した装置番号
を一定周期で循環的に各周辺装置2に伝達する割込制御
装置7を設ける。
各周辺装置2は、前記割込制御装置7から自装置に付与
された装置番号が伝達された時間領域に割込要求信号Q
を割込制御装置7に伝達する。
周辺装置2からの割込要求信号Qを受信した割込制御装
置7は、各周辺装置2に伝達する装置番号を割込要求信
号Qを送出した周辺装置2の装置番号に固定すると共に
、処理装置1に割込要求信号Qおよび割込要求信号を送
出した周辺装置の装置番号Nを伝達する。
〔作用〕
即ち本発明によれば、割込制御手段は割込要求信号を受
信した時点で直ちに割込要求元の周辺装置を識別し、割
込要求の発生と識別した要求元の周辺装置を処理装置に
通知する。
その結果割込みを受付ける迄の時間が大幅に短縮され、
また処理装置の割込処理に伴う負荷は大幅に削減される
。
〔実施例〕
以下、本発明の一実施例を図面により説明する。
第2図は本発明の一実施例による割込制御方式を示す図
である。なお、企図を通じて同一符号は同一対象物を示
す。
第′2図においては、マイクロプロセッサ1と各周辺装
置2との間に、割込制御装置7が設けられている。
第2図において、各周辺装置2はそれぞれ固有の装置番
号Nsを付与されている。
割込制御装置7内の制御部71は、選択部72を計数部
73を選択する如く設定した後、計数部73を起動する
。計数部73は一定周期で歩進し、計数値を割込許可装
置番号Neとして、選択部72を介じて信号線8に送出
する。割込許可装置番号Neは信号vA8を経由して各
周辺装置2に伝達される。
各周辺装置2は、信号&18を経由して割込制御装置7
から伝達される割込許可装置番号Noを自装置番号Ns
と照合し、一致した場合には必要に応じて割込要求信号
Qを信号線3に送出する。該割込要求信号Qは、信号線
3を経由して割込制御装置7に伝達される。
割込制御装置7においては、信号線3から割込要求信号
Qが伝達されると、レジスタ74の割込許可装置番号N
eにより指定されるアドレスに蓄積される。
更に制御部71は、計数部75を一定周期で歩進させ、
計数値を割込受付装置番号Naとしてしジスタフ4に伝
達し、割込受付装置番号Naにより指定されるアドレス
に蓄積されている割込要求信号Qを走査する。
割込受付装置番号Naが指定したアドレスから割込要求
信号Qが抽出されると、制御部71は計数部75の歩道
を停止させ、抽出した割込要求信号Qと、計数部75か
ら得られる割込受付装置番号Naとをマイクロプロセッ
サ1に伝達すると共に、選択部72を計数部75を選択
する如く設定し、計数部75の送出する割込受付装置番
号Naを選択部72および信号線8に送出させ、更に割
込受付信号Aを信号線9に送出する。
各周辺装置f2は、信号線8を経由して伝達される割込
受付装置番号Naを自装置番号Nsと照合し、且つ信号
線9を経由して伝達される割込受付信号Aを受信するこ
とにより、割込受付装置番号Naと一致した自装置番号
N3を有する周辺装置2が要求した割込みが受付けられ
たことを確認する。
また割込要求信号Q#よび割込受付装置番号Naを伝達
されたマイクロプロセッサ1は、割込受付装置番号Na
により示される周辺装置2から割込要求が発生したこと
識別する。
以後マイクロプロセッサ1と割込みを受付けられた周辺
装置2とは、信号線6を経由して所要の情報の送受信を
行う。
以上の説明から明らかな如く、本実施例によれば、割込
制御装置7が各周辺装置2に割込要求信号Qを送出可能
な時間領域を配分しており、割込要求信号Qを受信する
と直ちに要求元の周辺装置2を識別可能となり、割込要
求の発生と要求元の周辺−置2をマイクロプロセッサ1
に通知する。
従って割込みの受付に要する時間も短縮され、またマイ
クロプロセッサ1の割込処理に要する負荷が大幅に削減
される。
なお、第2図ばあ(迄本発明の一実施例に過ぎず、例え
ば割込制御手段の構成は図示される割込制御装置7に限
定されることは無く、計数部73および75を共用させ
る等信に幾多の変形が考慮されるが、何れの場合にも本
発明の効果は変わらない。
〔発明の効果〕
以上、本発明によれば、前記システムにおいて、割込み
を受付ける迄の時間が大幅に短縮され、また処理装置の
割込処理に伴う負荷は大幅に削減される。
【図面の簡単な説明】
第1図は本発明の原理を示す図、第2図は本発明の一実
施例による割込制御方式を示す図、第3図は従来ある割
込制御方式の一例を示す図である。 図において、1はマイクロプロセッサ、2は周辺装置、
3.4.5.6.8および9は信号線、7は割込制御装
置、71は制御部、72は選択部、73および75は計
数部、74はレジスタ、Aは割込受付信号、Eは割込間
合信号、Nは装置番号、Naは割込受付装置番号、Ne
は割込許可装置番号、Qは割込要求信号、を示す。 ヰ確団月。沈埋ブ0・72胆 率 1 圃

Claims (1)

    【特許請求の範囲】
  1. 複数の周辺装置(2)から処理装置(1)に対する割込
    機能を具備するシステムにおいて、前記各周辺装置(2
    )に予め付与した装置番号を一定周期で循環的に前記各
    周辺装置(2)に伝達する割込制御手段(7)を設け、
    前記各周辺装置(2)は前記割込制御手段(7)から自
    装置に付与された前記装置番号が伝達された時間領域に
    割込要求信号(Q)を前記割込制御手段(7)に伝達可
    能とし、該割込要求信号(Q)を受信した前記割込制御
    手段(7)は前記各周辺装置(2)に伝達する装置番号
    を割込要求信号(Q)を送出した周辺装置の装置番号に
    固定すると共に、前記処理装置(1)に割込要求信号(
    Q)および前記割込要求信号を送出した周辺装置の装置
    番号(N)を伝達することを特徴とする割込制御方式。
JP8772485A 1985-04-24 1985-04-24 割込制御方式 Pending JPS61246860A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP8772485A JPS61246860A (ja) 1985-04-24 1985-04-24 割込制御方式
GB08614115A GB2176571B (en) 1985-04-24 1986-06-10 Shock absorber mount assembly for motor vehicle suspension

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8772485A JPS61246860A (ja) 1985-04-24 1985-04-24 割込制御方式

Publications (1)

Publication Number Publication Date
JPS61246860A true JPS61246860A (ja) 1986-11-04

Family

ID=13922856

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8772485A Pending JPS61246860A (ja) 1985-04-24 1985-04-24 割込制御方式

Country Status (1)

Country Link
JP (1) JPS61246860A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01145751A (ja) * 1987-12-01 1989-06-07 Pfu Ltd 入出力制御方式

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01145751A (ja) * 1987-12-01 1989-06-07 Pfu Ltd 入出力制御方式

Similar Documents

Publication Publication Date Title
EP0511731A3 (en) Message-passing multiprocessor system
EP0355856A1 (en) Daisy chain interrupt processing system
US5931937A (en) Symmetric parallel multi-processing bus architecture
EP0251234B1 (en) Multiprocessor interrupt level change synchronization apparatus
KR100199021B1 (ko) 순차식 pci 버스용 다중 인터럽트 제어장치 및 방법
JP2783192B2 (ja) バリア同期装置
JPS5818727A (ja) 分散形優先競合の自己制御方法および装置
JPS60168240A (ja) 割込処理回路
JPS6213706B2 (ja)
JPS60183659A (ja) 情報転送制御方式
JPS6277666A (ja) バツフア回路
SU1278813A1 (ru) Многоканальна система программного управлени объектами
SU1674126A2 (ru) Устройство дл приоритетного управлени
JPH0120819B2 (ja)
JPS63282848A (ja) 割込み信号通信方式
SU1277108A1 (ru) Устройство дл распределени заданий между ЭВМ
JP2617601B2 (ja) バス制御装置
JPS62171064A (ja) バツフア回路
JPH02310657A (ja) バス接続装置
JPH03141455A (ja) データ転送方式
JPS61150062A (ja) 割込み制御回路
JPH01243158A (ja) 情報処理装置
JPH04373056A (ja) 割り込みコントローラ
JPS628254A (ja) 信号受信分配回路
JPH03137754A (ja) 共有メモリのアクセス制御方式