JPH01243158A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPH01243158A JPH01243158A JP7075788A JP7075788A JPH01243158A JP H01243158 A JPH01243158 A JP H01243158A JP 7075788 A JP7075788 A JP 7075788A JP 7075788 A JP7075788 A JP 7075788A JP H01243158 A JPH01243158 A JP H01243158A
- Authority
- JP
- Japan
- Prior art keywords
- arithmetic processing
- interrupt
- processing unit
- interruption
- mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010365 information processing Effects 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Multi Processors (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、情報処理装置に利用する。特に、マルチプロ
セッサの１０割込制御手段に関する。
セッサの１０割込制御手段に関する。
本発明は、入出力装置からの演算処理装置への割込みを
制御する手段において、 再割込許可線を演算処理装置ごとに設けることにより、 演算処理装置への割込みを迅速に行うことができるよう
にしたものである。
制御する手段において、 再割込許可線を演算処理装置ごとに設けることにより、 演算処理装置への割込みを迅速に行うことができるよう
にしたものである。
従来、この種の情報処理装置は、第２図に示すように、
演算処理装置１０ないし１３とＩＯ装置制御部２０ない
し２３とがシステムバス４０および再割込許可線５０に
接続される。各演算処理装置１０ないし１３はＩＯ装置
制御部２０ないし２３からの割込を１個受付けると直ち
′に割込拒否モードになる。このときに、１０装置制御
部２０ないし２３からの割込には演算処理装置１０ない
し１３はＮＡＫ応答を返す。ＮＡに応答をもらった■○
装置制御部２０ないし２３は割込要求を保留し、再割込
許可線５０がアクティブになるまで待機する。割込を受
付けた演算処理部１０ないし１３はその割込を処理し、
次の割込許可状態になったときに再割込許可線５０をア
クティブにする。Ｉ○装置制御部２０ないし２３で保留
されている割込があれば演算処理装置１０ないし１３へ
割込むことができる。
演算処理装置１０ないし１３とＩＯ装置制御部２０ない
し２３とがシステムバス４０および再割込許可線５０に
接続される。各演算処理装置１０ないし１３はＩＯ装置
制御部２０ないし２３からの割込を１個受付けると直ち
′に割込拒否モードになる。このときに、１０装置制御
部２０ないし２３からの割込には演算処理装置１０ない
し１３はＮＡＫ応答を返す。ＮＡに応答をもらった■○
装置制御部２０ないし２３は割込要求を保留し、再割込
許可線５０がアクティブになるまで待機する。割込を受
付けた演算処理部１０ないし１３はその割込を処理し、
次の割込許可状態になったときに再割込許可線５０をア
クティブにする。Ｉ○装置制御部２０ないし２３で保留
されている割込があれば演算処理装置１０ないし１３へ
割込むことができる。
このような従来例では、１本の再割込許可線を共通に使
用しているので、ひとつの演算処理装置で割込ＮＡＫ応
答で待っているときに他の演算処理装置が再割込許可線
をアクティブにしてもＩＯ装置制御部から見ると演算処
理装置番号が分からないので、ひとつの演算処理装置へ
再度割込みを行ってＮΔに応答を受けなければならない
欠点がある。
用しているので、ひとつの演算処理装置で割込ＮＡＫ応
答で待っているときに他の演算処理装置が再割込許可線
をアクティブにしてもＩＯ装置制御部から見ると演算処
理装置番号が分からないので、ひとつの演算処理装置へ
再度割込みを行ってＮΔに応答を受けなければならない
欠点がある。
本発明はこのような欠点を除去するもので、ＩＯ装置制
御部から見て再割込許可線をアクティブにした演算処理
装置を識別できる手段を備えた情報処理装置を提供する
ことを目的とする。
御部から見て再割込許可線をアクティブにした演算処理
装置を識別できる手段を備えた情報処理装置を提供する
ことを目的とする。
本発明は、割込要求を発生する入出力制御装置と、この
割込要求を受付けると割込許可モードから割込拒否モー
ドに移行する複数の演算処理装置と、上記入出力制御装
置からの割込要求がこの演算処理装置に到る経路を形成
し、この演算処理装置が割込許可モードを示すとき割込
要求の通過を許可する活性状態になり、一方、この演算
処理装置が割込禁止モードを示すとき割込要求の通過を
禁止する不活性状態になる再割込許可線とを備えた情報
処理装置において、上記再割込許可線を上記演算処理装
置に対応して複数個設けたことを特徴とする。
割込要求を受付けると割込許可モードから割込拒否モー
ドに移行する複数の演算処理装置と、上記入出力制御装
置からの割込要求がこの演算処理装置に到る経路を形成
し、この演算処理装置が割込許可モードを示すとき割込
要求の通過を許可する活性状態になり、一方、この演算
処理装置が割込禁止モードを示すとき割込要求の通過を
禁止する不活性状態になる再割込許可線とを備えた情報
処理装置において、上記再割込許可線を上記演算処理装
置に対応して複数個設けたことを特徴とする。
ひとつの演算処理装置が割込拒否モードにあるときに他
の演算処理装置が割込許可モードになると、この演算処
理装置に対応して設けられた再割込許可線が活性状態に
なり、人出力制御装置に割込要求があれば、この演算処
理装置に割込むことができる。
の演算処理装置が割込許可モードになると、この演算処
理装置に対応して設けられた再割込許可線が活性状態に
なり、人出力制御装置に割込要求があれば、この演算処
理装置に割込むことができる。
以下、本発明の一実施例を図面に基づき説明する。第１
図はこの実施例の構成を示すブロック構成図である。
図はこの実施例の構成を示すブロック構成図である。
この実施例は、第１図に示すように、演算処理装置１０
ないし１３、主記憶装置３０およびＦＤＤ、ＤＩＳＫ、
通信回線などの１０装置を制御する■０装置制御部２０
ないし２３のそれぞれはシステムバス４０に接続される
。演算処理装置１１ないし１３のそれぞれからの再割込
許可線５１ないし５４はすべての１０装置制御部２０な
ｄ）シ２３に接続される。すなわち、この実施例は、割
込要求を発生する入出力制御装置であるＩＯ装置制御部
２０ないし２３と、この割込要求を受付けると割込許可
モードから割込拒否モードに移行する複数の演算処理装
置１０ないし１３と、この演算処理装置１０ないし１３
のそれぞれに対応して設けられ、上記人出力制御装置か
らの割込要求がこの演算処理装置１０ないし１３に到る
経路を形成し、対応する演算処理装置が割込許可モード
を示すとき割込要求の通過を許可する活性状態になり、
一方、対応する演算処理装置が割込禁止モードを示すと
き割込要求の通過を禁止する不活性状態になる再割込許
可線５１ないし５４とを備える。
ないし１３、主記憶装置３０およびＦＤＤ、ＤＩＳＫ、
通信回線などの１０装置を制御する■０装置制御部２０
ないし２３のそれぞれはシステムバス４０に接続される
。演算処理装置１１ないし１３のそれぞれからの再割込
許可線５１ないし５４はすべての１０装置制御部２０な
ｄ）シ２３に接続される。すなわち、この実施例は、割
込要求を発生する入出力制御装置であるＩＯ装置制御部
２０ないし２３と、この割込要求を受付けると割込許可
モードから割込拒否モードに移行する複数の演算処理装
置１０ないし１３と、この演算処理装置１０ないし１３
のそれぞれに対応して設けられ、上記人出力制御装置か
らの割込要求がこの演算処理装置１０ないし１３に到る
経路を形成し、対応する演算処理装置が割込許可モード
を示すとき割込要求の通過を許可する活性状態になり、
一方、対応する演算処理装置が割込禁止モードを示すと
き割込要求の通過を禁止する不活性状態になる再割込許
可線５１ないし５４とを備える。
次に、この実施例の動作を第１図に基づき説明する。演
算処理装置１０ないし１３のそれぞれはＩＯ装置制御部
２０ないし２３からのレベル割込をこの■０装置制御部
２０ないし２３のひとつに対応する演算処理装置１０な
いし１３のひとつの内部の現在レベルと比較し、高いレ
ベル割込を受付け、低いレベル割込に拒否応答を行う。
算処理装置１０ないし１３のそれぞれはＩＯ装置制御部
２０ないし２３からのレベル割込をこの■０装置制御部
２０ないし２３のひとつに対応する演算処理装置１０な
いし１３のひとつの内部の現在レベルと比較し、高いレ
ベル割込を受付け、低いレベル割込に拒否応答を行う。
拒否応答を受けたＩＯ装置制御部は割込んだ演算処理装
置からの再割込許可線がアクティブ状態になるまで待機
する。演算処理装置は高いレベルの処理が終了すれば低
いレベルの処理へ移る。このときに、自装置からの再割
込許可線をアクティブ状態にする。これにより、待機し
ていた■○装置制御部から割込が行われ、この演算処理
装置で再度レベル比較を行い、割込の受付または拒否の
いずれかに判断される。すなわち、■○装置制御部は自
装置に設定されたレベルより演算処理装置のレベルが低
くなったときに演算処理装置へ割込める。
置からの再割込許可線がアクティブ状態になるまで待機
する。演算処理装置は高いレベルの処理が終了すれば低
いレベルの処理へ移る。このときに、自装置からの再割
込許可線をアクティブ状態にする。これにより、待機し
ていた■○装置制御部から割込が行われ、この演算処理
装置で再度レベル比較を行い、割込の受付または拒否の
いずれかに判断される。すなわち、■○装置制御部は自
装置に設定されたレベルより演算処理装置のレベルが低
くなったときに演算処理装置へ割込める。
〔発明の効果Ｊ
本発明は、以」二説明したように、再割込許可線を演算
処理装置単位に設けることにより、■○装置制御部は割
込先以外の演算処理装置が再割込許可状態になってもシ
ステムバスを使用し演算処理装置へ割込むバスサイクル
を発生しなくてもよいので、演算処理装置への割込みが
迅速に行える効果がある。
処理装置単位に設けることにより、■○装置制御部は割
込先以外の演算処理装置が再割込許可状態になってもシ
ステムバスを使用し演算処理装置へ割込むバスサイクル
を発生しなくてもよいので、演算処理装置への割込みが
迅速に行える効果がある。
第１図は本発明実施例の構成を示すブロック構成図。
第２図は従来例の構成を示すブロック構成図。
１０．１１．１２．１３・・・演算処理装置（ＥＰＵ）
、２０．２１．２２．２３・・・■０装置制御部（ＩＯ
Ｃ）、３０・・・主記憶装置（ＭＥＭ＞ 、４０・・・
システムバス、５０．５１．５２．５３．５４・・・再
割込許可線。
、２０．２１．２２．２３・・・■０装置制御部（ＩＯ
Ｃ）、３０・・・主記憶装置（ＭＥＭ＞ 、４０・・・
システムバス、５０．５１．５２．５３．５４・・・再
割込許可線。
Claims (1)
- 【特許請求の範囲】 １、割込要求を発生する入出力制御装置と、この割込要
求を受付けると割込許可モードから割込拒否モードに移
行する複数の演算処理装置と、上記入出力制御装置から
の割込要求がこの演算処理装置に到る経路を形成し、こ
の演算処理装置が割込許可モードを示すとき割込要求の
通過を許可する活性状態になり、一方、この演算処理装
置が割込禁止モードを示すとき割込要求の通過を禁止す
る不活性状態になる再割込許可線と を備えた情報処理装置において、 上記再割込許可線を上記演算処理装置に対応して複数個
設けた ことを特徴とする情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7075788A JPH01243158A (ja) | 1988-03-24 | 1988-03-24 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7075788A JPH01243158A (ja) | 1988-03-24 | 1988-03-24 | 情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01243158A true JPH01243158A (ja) | 1989-09-27 |
Family
ID=13440701
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7075788A Pending JPH01243158A (ja) | 1988-03-24 | 1988-03-24 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01243158A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010244179A (ja) * | 2009-04-02 | 2010-10-28 | Nec Corp | 割り込み制御システム、割り込み制御方法、及び割り込み制御プログラム |
-
1988
- 1988-03-24 JP JP7075788A patent/JPH01243158A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010244179A (ja) * | 2009-04-02 | 2010-10-28 | Nec Corp | 割り込み制御システム、割り込み制御方法、及び割り込み制御プログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960006502B1 (ko) | 인터럽트 재시행 시도 감소 장치 | |
| JPH07105156A (ja) | 多重処理システム用のスケーラブル・システム割込み構造 | |
| JPH07105031A (ja) | 多重プロセッサ・コンピュータ・システム内で割込み情報を伝えるための方法および装置 | |
| GB2360612A (en) | Interrupt controller with priority levels | |
| GB1373828A (en) | Data processing systems | |
| JPH01243158A (ja) | 情報処理装置 | |
| JPS6115260A (ja) | デ−タ処理装置 | |
| JPS6239792B2 (ja) | ||
| JPH01305461A (ja) | バス使用権制御方式 | |
| SU1084795A1 (ru) | Устройство прерывани | |
| JPH0650499B2 (ja) | マイクロプロセッサ間デ−タ転送方式 | |
| JPS63132368A (ja) | マルチプロセサの割込み方式 | |
| JPS6352241A (ja) | マイクロプロセツサ | |
| JPH0254362A (ja) | 並列処理コンピュータ | |
| JPS60215248A (ja) | 情報処理方式 | |
| JPH0235552A (ja) | 割込制御回路 | |
| JPH02153449A (ja) | 情報処理装置 | |
| JPS6365574A (ja) | 認識処理装置 | |
| JPS6010381A (ja) | マルチプロセツサシステムにおける入出力割込受付プロセツサの決定方式 | |
| JPS61269545A (ja) | 計算機システム | |
| JPS61150062A (ja) | 割込み制御回路 | |
| JPS6175453A (ja) | 割込み制御方式 | |
| JPH0869382A (ja) | 半導体装置 | |
| JPS6149270A (ja) | マルチプロセツサシステムの入／出力制御方式 | |
| JPS6175947A (ja) | チャネル制御方法 |