JPS61247221A - サイリスタの保護方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野子 この発明はサイリスタのターンオフ失敗時のサイリスタ
保護方法に関する。

〔従来の技術〕

第８図は、例えば、特公昭４８−３１０７．５号公報に
示された従来の保護方法を示す回路図である。図におい
て、１はサイリスタであって、陽極Ａ、陰極Ｋ及びゲー
トＧを有しており、陽極Ａと陰極にの間には、コンデン
サ２と抵抗３からなるスナバ回路が挿入されている。２
１は電圧検出器であって、サイリスタｌの陽極Ａと陰極
に間の電圧を検出して逆電圧時間検出器２２に入力する
。

２３は基準時間が設定される逆電圧時間不足判定器、２
４はサイリスタ１のゲート信号発生器である。

次に、この装置の動作を、第９図の波形図を参照して説
明する。

サイリスタ１は、通常、電流通流後逆電圧が印加されこ
の間に順方向耐電圧を回復する。第９図における符号Ｔ
は逆電圧時間を示し、逆電圧が時刻ｔ４から時刻ｔ５ま
で印加されている。逆電圧時間検出器２２はこの逆電圧
時間Ｔを検出して逆電圧時間不足判定８２３に供給する
。逆電圧時間不足判定器２３は検出された逆電圧時間Ｔ
を基準時間（サイリスタ１のターンオフ時間より小さく
ない時間）Ｔｏと比較して、Ｔ＜Ｔｏになると、即ち、
サイリスタ１のターンオフ失敗が発生すると、不足検出
信号を発生してゲート信号発生器２４を作動させ、該ゲ
ート信号発生器２４はゲート信号ＩＧをサイリスタ１の
ゲートに供給する。

かくして、サイリスタｌは順電圧Ｖｓが大きく上昇する
前の時刻ｔ６において点弧（以下、保護点弧という）さ
れ、該サイリスタ１の過電圧破壊が防止される。第９図
のＶＤはサイリスタ１の上記保護点弧時の電圧レベルを
示している。

〔発明が解決しようとする問題点〕

しかし、この従来の方法では、サイリスタ１の保護点弧
が遅れるとそれだけサイリスタに加ね電圧が上昇して高
くなるので、サイリスタ１が破損する確率が大きくなる
。このため、順電圧の印加が始まると速やかにサイリス
タ１を点弧しなくてはならないので、保護点弧の許容時
間が短く、サイリスタの保護に信頼性を欠くと云う問題
があった。特に、複数のサイリスタが直列接続されてな
る、例えば、インバータのアームの如きサイリスタ直列
回路では、ターンオフ時間のバラツキからターンオフす
るサイリスタと導通を続けるサイリスタとが生じると、
回路印加電圧がターンオフしたサイリスタのみに印加さ
れるので、上記問題は重要である。

この発明は上記した従来の問題を解消するためになされ
たもので、ターンオフ失敗時のサイリスタ保護点弧の許
容時間を長くして保護の信頼性を高めることができるサ
イリスタの保護方法を得ることを目的とする。

〔問題を解決するための手段〕

この発明は上記目的を達成するため、サイリスタの逆電
圧時間不足時に、該サイリタスを保護点弧してサイリス
タ保護を行う場合において、サイリスタの陽・陰極間に
直列にして挿入された抵抗とコンデンサの上記抵抗に非
直線抵抗素子を並列に接続したものである。

〔作用〕

この発明においては、抵抗の端子間電圧の電圧上昇が抑
制されるので、サイリスタ両極間の順電圧も抑制され、
保護点弧の許容時間が長くなる。

〔実施例〕

第１図はこの発明の一実施例を示す回路図である。同図
において、４は非直線抵抗素子であって、コンデンサ２
と抵抗３の接続点５とサイリスタ１の陽極Ａ間に挿入さ
れている。他の構成は前記第８図の構成と同じである。

次に、この装置の動作について第２Ｆｆ！Ｊを参照して
説明する。

サイリスタ１には時間ｔ１から時間ｔ２の間、逆電圧が
印加され、その逆電圧時間Ｔは基準時間ＴＯより短いも
のとし、例えば、該逆電圧印加期間中のサージ印加や逆
電圧印加後の他相転流による電圧上昇等により電圧上昇
率の高い順電圧Ｖｓがサイリスタ１に加わったものとす
ると、電流の充電電荷量に依存するコンデンサ２の電圧
は第２図にＶｃで示すようになる。また、抵抗３の両端
に加わる電圧は非直線抵抗素子４により制限されるので
、同図にＶｒで示すようになる。サイリスタ１に加わる
順電圧は電圧Ｖｃと電圧Ｖｒの和であるので同図にＶｓ
で示すように、その電圧上舅は極端に低いレベルに抑制
される。

従って、ゲート信号ＩＧによるサイリスタｌｅ保護点弧
時点が時刻ｔ３のように遅くてもサイリスタ１に加わる
順電圧のレベルＭＤＩは十分に低く、サイリスタｌがブ
レークオーバしてもサイリスタ１の破損は防止される。

しかし、非直線抵抗素子４による上記電圧抑制効果がな
い前上記記従来の場合には、順電圧Ｖｓは点線で示すよ
うにＶＯ２まで上昇する可能性があり、順電圧Ｖｓのレ
ベルがＶＤ１〜ＶＤ２の間テサイリタ１がブレークオー
バした場合にはサイリスタ１が破損する危険がある。

〔他の実施例〕

第１図の実施例では、非直線抵抗素子４が抵抗３に、直
接、並列接続されているが、第３図に示すように、ダイ
オード６を介して抵抗３を接続点５に接続するようにす
れば、サイリスタ１の繰返し点弧に伴う抵抗３への印加
電圧が非直線抵抗素子４に加わることがなく、非直線抵
抗素子４の課−電債務を軽減することができる。

また、サイリスタ１に並列に非直線抵抗素子を具えてい
る場合には、第４図に示すように、該非直線抵抗素子を
第１の非直線抵抗素子４と第２の非直線抵抗素子７とに
分割し、両者の接続点８と接続点５とを接続する構成と
することにより同様の効果を得ることができる。

この場合、コンデンサを、第５図に示すように、２つの
コンデンサ２０と２１により構成し、両者の接続点１９
と非直線抵抗素子４．７の接続点８とを接続すれば、コ
ンデンサ２０，２１に加わる電圧を非直線抵抗素子４と
７にそれぞれ分担させることができるので、非直線抵抗
素子４．７の電圧債務を軽減することができる。更に、
第６図に示すように、接続点８と１９間にダイオード６
を挿入することにより、第３図の場合と同様、非直線抵
抗素子の課電Ｏ１ｆｇｊを軽減することができる。

非直線抵抗素子にコンデンサの放電電流が流れている状
態でサイリスタｌを保護点弧すると該サイリスタ１の電
流上昇債務が厳しくなるので、これを抑制するためのア
ノードリアクトル１１を接続する場合には、例えば、第
７図に示すように、非直線抵抗素子４と７の直列回路を
サイリスタ１とアノードリアクトル１１の直列回路に並
列に接続する。

〔発明の効果〕

この発明は以上説明した通り、非直線抵抗素子の作用に
より逆電圧印加後サイリスタに加わる順電圧の電圧上昇
が抑制されるので、サイリスタのターンオフ失敗時の保
護点弧の許容時間を長くすることができ、従来に比しサ
イリスタの保護を確実にして信頼性を高めることができ
る。

【図面の簡単な説明】

第１図はこの発明の実施例を示す回路図、第２図は上記
実施例の動作を説明するための波形図、第３図〜第７図
はこの発明の他の実施例の回路図である。 図において、１−＝サイリスタ、２．２０，２１・−コ
ンデンサ、３−抵抗、４．７−・非直線抵抗素子、６−
・−ダイオード、１１−・−・アノードリアクトル。 なお、図中、同一符号は同一または相当部分を示す。

Claims (6)

【特許請求の範囲】
1. （１）サイリスタの逆電圧時間の不足時に該サイリスタ
   にゲート信号を供給してこれを保護点弧させるサイリス
   タの保護方法において、上記サイリスタの陽・陰極間に
   直列にして挿入されたコンデンサと抵抗の該抵抗に加わ
   る電圧を非直線抵抗素子を用いて抑制することを特徴と
   するサイリスタの保護方法。
2. （２）抵抗の両端間に、非直線抵抗素子がダイオードを
   介して並列に接続されていることを特徴とする特許請求
   の範囲第１項記載のサイリスタの保護方法。
3. （３）抵抗とコンデンサにそれぞれ非直線抵抗素子が並
   列に接続されていることを特徴とする特許請求の範囲第
   １項記載のサイリスタの保護方法。
4. （４）コンデンサが、直列する複数個のコンデンサに分
   割され、分割点の一と抵抗のサイリスタ側端子との間に
   非直線抵抗素子が直接もしくはダイオードを介して挿入
   されていることを特徴とする特許請求の範囲第１項記載
   のサイリスタ保護方法。
5. （５）コンデンサが、直列する複数個のコンデンサに分
   割され、分割点の一とサイリスタの陽極との間及び該分
   割点とサイリスタの陰極との間に、それぞれ、直接もし
   くは共通のダイオードを介して非直線抵抗素子が挿入さ
   れていることを特徴とする特許請求の範囲第１項または
   第４項記載のサイリスタの保護方法。
6. （６）アノードリアクトルがサイリスタの陽極と非直線
   抵抗素子との間に挿入されていることを特徴とする特許
   請求の範囲第１項〜第５項記載のサイリスタの保護方法
   。